模擬集成電路設計的流程范文

導語：如何才能寫好一篇模擬集成電路設計的流程，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

【關鍵詞】可編程模擬器件；整流電路；模擬

Abstract：A Design method of rectifier circuit with high precision implemented on in-system programmable analog circuit is introduced in the paper.All the parts are integrated in a single chip to improve the integration and reliability of the circuit.The goal chip can be programmed to realize new contents，which reduces the development cycle and cost.

Keywords：ispPAC；Rectifier Circuit；Analog

1.引言

在系統可編程模擬器件ispPAC（in-system Programmable Analog Circuit）是美國Lattice半導體公司推出的可編程產品，到目前為止已有5種芯片：ispPAC10，ispPAC20，

ispPAC30，ispPAC80和ispPAC81[1]。與數字在系統可編程大規模集成電路一樣，ispPAC同樣具有在系統可編程技術的優勢和特點，電路設計人員可通過開發軟件在計算機上快速、便捷地進行模擬電路設計與修改，對電路的特性可進行仿真分析，然后用編程電纜將設計方案下載到芯片當中。同時還可以對已經裝配在印刷線路板上的ispPAC芯片進行校驗、修改或者重新設計。

把高集成度的精密模擬電路設計集成于單塊ispPAC芯片上，取代了由若干分立元件或傳統ASIC芯片所能實現的功能，具有開發速度快，成本低，可靠性高與保密型強的特點[2]。其開發軟件是基于Windows平臺的PAC Designer，目前版本為6.0，提供完整的設計和驗證解決方案，支持ispPAC、ispClock和ispPower系列芯片開發。

本文以PAC Designer為設計軟，以ispPAC20為目標芯片，介紹了一種精密整流電路的設計方法。將電路設計方案以單芯片實現，提高了電路的集成度和可靠性；對目標芯片可重新編程以升級電路結構，縮短了研制周期，降低了設計成本。

2.ispPAC20芯片的結構

ispPAC20芯片由兩個基本單元電路PAC塊、兩個比較器、一個8位的D/A轉換器、配置存儲器、參考電壓、自校正單元、模擬布線池和ISP接口所組成。其內部結構框圖如圖1所示。

ispPAC20中有兩個PAC塊，PACblock1由兩個儀用放大器和一個輸出放大器組成、配以電阻和電容構成一個真正的差分輸入、差分輸出的基本單元電路，如2圖所示。其中，儀用放大器IA1的輸入端連接二選一輸入選擇器，通過芯片的外部引腳MSEL來控制。當MSEL為0時，端口a連接至IA1；當MSEL為1時，端口b連接至IA1。IA1和IA2的增益調范圍在-10～+10之間，電路輸入阻抗為109，共模抑制比為69dB。輸出放大器OA1中的電容CF有128種值可供選擇，反饋電阻RF可以編程為連同或斷開狀態。芯片中各基本單元通過模擬布線池（Analog Routing Pool）實現互聯，以組成各種復雜電路。

PACblock2與PACblock1的結構基本相同，但IA4的增益范圍為-10至-1，并為IA4增加了外部極性控制端PC。當PC=1時，增益調整范圍為-10至-1，當PC=0時，增益調整范圍為+10至+1。

DAC單元是一個8位電壓輸出的數字模擬轉換器。接口方式可自由選擇為8位的并行方式、串行JTAG尋址方式、串行SPI尋址方式。在串行方式中，數據的總長度為8為，D0為數據的首位，D7處于數據的末位。DAC的輸出是完全差分形式，可以與芯片內部的比較器或儀用放大器相連，也可以直接輸出。無論采用串行還是并行的方式，用戶都可以通過查詢芯片說明的編碼數據進行編程[3]。

在ispPAC20中有兩個可編程的雙差分比較器，當同相輸入電壓相對反向輸入電壓為正時，比較器的輸出為高電平，否則為低電平。比較器CP1的輸出可編程為直接輸出或以PC為時鐘的寄存器輸出兩種模式，且CP1和CP2的輸出端可作異或運算或觸發器操作后在WINDOW端輸出信號。

另外，配置存儲器用于存放編程數據，參考電壓和自校正模塊完成電壓的分配和校正功能。

3.基于ispPAC20的精密整流電路設計

基于ispPAC20的精密整流電路內部編程結構如圖2所示，電路工作時，需將輸入信號ui同時連接至IN2和IN3端，將比較器輸出CP1OUT由外部連接至極性控制端PC。

端口IN2編程為連接輸入儀用放大器IA4，IN3編程為連接比較器CP1，OUT2作為整流電路的輸出端。編程DAC編碼為80h，輸出模擬電壓0V，并編程連接至比較器CP1的反相輸入端作為閾值電壓，設置CP1為直接輸出模式（Direct）。編程IA4的增益為-1，OA2相關參數如圖2所示。

當ui＞0時，比較器CP1的輸出CP1OUT為高電平，通過極性控制端PC的控制，則PAC block2輸出OUT2=-ui；當ui＜0時，CP1OUT為低電平，則OUT2=+ui。即，OUT2=-|ui|，從而電路實現整流功能。

若將IA4的增益設置為K（調整范圍為-10至-1），按圖2的方式進行編程，則整流輸出端信號為OUT2=K|ui|

在PAC-Designer設計軟件中，選擇菜單Tools/Download，即可將所設計的電路方案編程下載到目標芯片ispPAC20中，并可進行電路仿真和測試。

4.結束語

本文介紹了一種基于在系統可編程模擬器件ispPAC的精密整流電路設計方法，在ispPAC20芯片上實現，將整個電路集成于一塊芯片中，提高了電路的集成度和可靠性。借助于開發工具PAC-Designer，可隨時對芯片進行重新編程以升級電路結構，提高了電路設計的效率，降低了設計成本。

參考文獻

[1]王成華,蔣愛民,呂勇.可編程模擬器件的應用研究[J].數據采集與處理,2002,17(3):345.

[2]高玉良.在系統可編程模擬器件(ispPAC)及應用[J].現代電子技術,2002,4:80-81.

[3]Lattice Semiconductor Co.ispPAC hand-

篇2

關鍵詞：集成電路設計；本科教學；改革探索

作者簡介：殷樹娟（1981-），女，江蘇宿遷人，北京信息科技大學物理與電子科學系，講師；齊臣杰（1958-），男，河南扶溝人，北京信息科技大學物理與電子科學系，教授。（北京 100192）

基金項目：本文系北京市教委科技發展計劃面上項目（項目編號：KM201110772018）、北京信息科技大學教改項目（項目編號：2010JG40）的研究成果。

中圖分類號：G642.0     文獻標識碼：A     文章編號：1007-0079（2012）04-0064-02

1958年，美國德州儀器公司展示了全球第一塊集成電路板，這標志著世界從此進入到了集成電路的時代。在近50年的時間里，集成電路已經廣泛應用于工業、軍事、通訊和遙控等各個領域。集成電路具有體積小、重量輕、壽命長和可靠性高等優點，同時成本也相對低廉，便于進行大規模生產。自改革開放以來，我國集成電路發展迅猛，21世紀第1個10年，我國集成電路產量的年均增長率超過25%，集成電路銷售額的年均增長率則達到23%。我國集成電路產業規模已經由2001年不足世界集成電路產業總規模的2%提高到2010年的近9%。我國成為過去10年世界集成電路產業發展最快的地區之一。伴隨著國內集成電路的發展，對集成電路設計相關人員的需求也日益增加，正是在這種壓力驅動下，政府從“十五”計劃開始大力發展我國的集成電路設計產業。

在20世紀末21世紀初，國內集成電路設計相關課程都是在研究生階段開設，本科階段很少涉及。不僅是因為其難度相對本科生較難接受，而且集成電路設計人員的需求在我國還未進入爆發期。我國的集成電路發展總體滯后國外先進國家的發展水平。進入21世紀后，我國的集成電路發展迅速，集成電路設計需求劇增。[1]為了適應社會發展的需要，同時也為更好地推進我國集成電路設計的發展，國家開始加大力度推廣集成電路設計相關課程的本科教學工作。經過十年多的發展，集成電路設計的本科教學取得了較大的成果，較好地推進了集成電路設計行業的發展，但凸顯出的問題也日益明顯。本文將以已有的集成電路設計本科教學經驗為基礎，結合對相關院校集成電路設計本科教學的調研，詳細分析集成電路設計的本科教學現狀，并以此為基礎探索集成電路設計本科教學的改革。

一、集成電路設計本科教學存在的主要問題

在政府的大力扶持下，自“十五”計劃開始，國內的集成電路設計本科教學開始走向正軌。從最初的少數幾個重點高校到后來眾多相關院校紛紛設置了集成電路設計本科專業并開設了相關的教學內容。近幾年本科學歷的集成電路設計人員數量逐漸增加，經歷本科教學后的本科生無論是選擇就業還是選擇繼續深造，都對國內集成電路設計人員緊缺的現狀起到了一定的緩解作用。但從企業和相關院校的反饋來看，目前國內集成電路設計方向的本科教學仍然存在很多問題，教學質量有待進一步提高，教學手段需做相應調整，教學內容應更多地適應現階段產業界發展需求。其主要存在以下幾方面問題。

首先，課程設置及課程內容不合理，導致學生學習熱情降低?，F階段，對于集成電路設計，國內的多數院校在本科階段主要開設有如下課程：“固體物理”、“晶體管理”、“模擬集成電路設計”和“數字集成電路設計”（各校命名方式可能有所不同）等。固體物理和晶體管原理是方向基礎課程，理論性較強，公式推導較多，同時對學生的數學基礎要求比較高。一方面，復雜的理論分析和繁瑣的公式推導嚴重降低了本科生的學習興趣，尤其是對于很多總體水平相對較差的學生。而另外一方面，較強的數學基礎要求又進一步打擊學生的學習積極性。另外，還有一些高等院校在設置課程教學時間上也存在很多問題。例如：有些高等院校將“固體物理”課程和“半導體器件物理”課程放在同一個學期進行教學，對于學生來說，沒有固體物理的基礎就直接進入“晶體管原理”課程的學習會讓學生很長一段時間都難以進入狀態，將極大打擊學生的學習興趣，從而直接導致學生厭學甚至放棄相關方向的學習。而這兩門課是集成電路設計的專業基礎課，集成電路設計的重點課程“模擬集成電路設計”和“數字集成電路設計”課程的學習需要這兩門課的相關知識作為基礎，如果前面的基礎沒有打好，很難想象學生如何進行后續相關專業知識的的學習，從而直接導致學業的荒廢。

其次，學生實驗教學量較少，學生動手能力差。隨著IC產業的發展，集成電路設計技術中電子設計自動化（Electronic design automatic，EDA）無論是在工業界還是學術界都已經成為必備的基礎手段，一系列的設計方法學的研究成果在其中得以體現并在產品設計過程中發揮作用。因此，作為集成電路設計方向的本科生，無論是選擇就業還是選擇繼續深造，熟悉并掌握一些常用的集成電路設計EDA工具是必備的本領，也是促進工作和學習的重要方式。為了推進EDA工具的使用，很多EDA公司有專門的大學計劃，高校購買相關軟件的價格相對便宜得多。國家在推進IC產業發展方面也投入了大量的資金，現在也有很多高等院校已經具備購買相關集成電路設計軟件的條件，但學生的實際使用情況卻喜憂參半。有些高校在培養學生動手能力方面確實下足功夫，學生有公用機房可以自由上機，只要有興趣學生可以利用課余時間摸索各種EDA軟件的使用，這對他們以后的工作和學習奠定了很好的基礎。但仍然還有很多高校難以實現軟件使用的最大化，購買的軟件主要供學生實驗課上使用，平時學生很少使用，實驗課上學到的一點知識大都是教師填鴨式灌輸進去的，學生沒有經過自己的摸索，畢業后實驗課上學到的知識已經忘得差不多了，在后續的工作或學習中再用到相關工具時還得從頭再來學習。動手能力差在學生擇業時成為一個很大的不足。[2]

再者，理工分科紊亂，屬性不一致。集成電路設計方向從專業內容及專業性質上分應該屬于工科性質，但很多高校在專業劃分時卻將該專業劃歸理科專業。這就使得很多學生在就業時遇到問題。很多招聘單位一看是理科就片面認為是偏理論的內容，從而讓很多學生錯失了進一步就業的好機會。而這樣的結果直接導致后面報考該專業的學生越來越少，最后只能靠調劑維持正常教學。其實，很多高校即使是理科性質的集成電路設計方向學習的課程和內容，與工科性質的集成電路設計方向是基本一致的，只是定位屬性不一致，結果卻大相徑庭。

二、改革措施

鑒于目前國內集成電路設計方向的本科教學現狀，可以從以下幾個方面改進，從而更好地推進集成電路設計的本科教學。

1.增加實驗教學量

現階段的集成電路本科教學中實驗教學量太少，以“模擬集成電路設計”課程為例，多媒體教學量40個學時但實驗教學僅8個學時。相對于40個學時的理論學習內容，8個學時的實驗教學遠遠不能滿足學生學以致用或將理論融入實踐的需求。40個學時的理論課囊括了單級預算放大器、全差分運算放大器、多級級聯運算放大器、基準電壓源電流源電路、開關電路等多種電路結構，而8個學時的實驗課除去1至2學時的工具學習，留給學生電路設計的課時量太少。

在本科階段就教會學生使用各種常用EDA軟件，對于增加學生的就業及繼續深造機會是非常必要的。一方面，現在社會的競爭是非常激烈的，很少有單位愿意招收入職后還要花比較長的時間專門充電的新員工，能夠一入職就工作那是最好不過的。另一方面，實驗對于學生來說比純理論的學習更容易接受，而且實驗過程除了可以增加學生的動手操作能力，同樣會深化學生對已有理論知識的理解。因此，在實踐教學工作中，增加本科教學的實驗教學量可以有效促進教學和增進學生學習興趣。

2.降低理論課難度尤其是復雜的公式推導

“教師的任務是授之以漁，而不是授之以魚”，這句話對于集成電路設計專業老師來說恰如其分。對于相同的電路結構，任何一個電路參數的變化都可能會導致電路性能發生翻天覆地的變化。在國際國內，每年都會有數百個新電路結構專利產生，而這些電路的設計人員多是研究生或以上學歷人員，幾乎沒有一個新的電路結構是由本科生提出的。

對于本科生來說，他們只是剛剛涉足集成電路設計產業，學習的內容是最基礎的集成電路相關理論知識、電路結構及特點。在創新方面對他們沒有過多的要求，因此他們不需要非常深刻地理解電路的各種公式尤其是復雜的公式及公式推導，其學習重點應該是掌握基礎的電路結構、電路分析基本方法等，而不是糾結于電路各性能參數的推導。例如，對于集成電路設計專業的本科必修課程――“固體物理”和“晶體管原理”，冗長的公式及繁瑣的推導極大地削弱了學生的學習興趣，同時對于專業知識的理解也沒有太多的益處。[3]另外，從專業需要方面出發，對于集成電路設計者來說更多的是需要學生掌握各種半導體器件的基本工作原理及特性，而并非是具體的公式。因此，減少理論教學中繁瑣的公式推導，轉而側重于基本原理及特性的物理意義的介紹，對于學生來說更加容易接受，也有益于之后“模擬集成電路”、“數字集成電路”的教學。

3.增加就業相關基礎知識含量

從集成電路設計專業進入本科教學后的近十年間本科生就業情況看，集成電路設計專業的本科生畢業后直接從事集成電路設計方向相關工作的非常少，多數選擇繼續深造或改行另謀生路。這方面的原因除了因為本科生在基本知識儲備方面還不能達到集成電路設計人員的要求外，更主要的原因是隨著國家對集成電路的大力扶持，現在開設集成電路設計相關專業的高等院校越來越多，很多都是具有研究生辦學能力的高校，也就是說有更多的更高層次的集成電路設計人才在競爭相對原本就不是很多的集成電路設計崗位。

另外一方面，集成電路的版圖、集成電路的工藝以及集成電路的測試等方面也都是與集成電路設計相關的工作，而且這些崗位相對于集成電路設計崗位來說對電路設計知識的要求要低很多。而從事集成電路版圖、集成電路工藝或集成電路測試相關工作若干年的知識積累將極大地有利于其由相關崗位跳槽至集成電路設計的相關崗位。因此，從長期的發展目標考慮，集成電路設計專業本科畢業生從事版圖、工藝、測試相關方向的工作可能更有競爭力，也更為符合本科生知識儲備及長期發展的需求。這就對集成電路設計的本科教學內容提出了更多的要求。為了能更好地貼近學生就業，在集成電路設計的本科教學內容方面，教師應該更多地側重于基本的電路版圖知識、硅片工藝流程、芯片測試等相關內容的教學。

三、結論

集成電路產業是我國的新興戰略性產業，是國民經濟和社會信息化的重要基礎。大力推進集成電路產業的發展，必須強化集成電路設計在國內的本科教學質量和水平，而國內的集成電路設計本科教學還處在孕育發展的嶄新階段，它是適應現代IC產業發展及本科就業形勢的，但目前還存在很多問題亟待解決。本文從已有的教學經驗及調研情況做了一些分析，但這遠沒有涉及集成電路設計專業本科教學的方方面面。不過，可以預測，在國家大力扶持下，在相關教師及學生的共同努力下，我國的集成電路設計本科教學定會逐步走向成熟，更加完善。

參考文獻：

[1]王為慶.高職高?！禤rotel電路設計》教學改革思路探索[J].考試周刊,2011,(23).

篇3

關鍵詞：電子科學與技術；實驗教學體系；微電子人才

作者簡介：周遠明（1984-），男，湖北仙桃人，湖北工業大學電氣與電子工程學院，講師；梅菲（1980-），女，湖北武漢人，湖北工業大學電氣與電子工程學院，副教授。（湖北 武漢 430068）

中圖分類號：G642.423 文獻標識碼：A 文章編號：1007-0079（2013）29-0089-02

電子科學與技術是一個理論和應用性都很強的專業，因此人才培養必須堅持“理論聯系實際”的原則。專業實驗教學是培養學生實踐能力和創新能力的重要教學環節，對于學生綜合素質的培養具有不可替代的作用，是高等學校培養人才這一系統工程中的一個重要環節。[1，2]

一、學科背景及問題分析

1.學科背景

21世紀被稱為信息時代，信息科學的基礎是微電子技術，它屬于教育部本科專業目錄中的一級學科“電子科學與技術”。微電子技術一般是指以集成電路技術為代表，制造和使用微小型電子元器件和電路，實現電子系統功能的新型技術學科，主要涉及研究集成電路的設計、制造、封裝相關的技術與工藝。[3]由于實現信息化的網絡、計算機和各種電子設備的基礎是集成電路，因此微電子技術是電子信息技術的核心技術和戰略性技術，是信息社會的基石。此外，從地方發展來看，武漢東湖高新區正在全力推進國家光電子信息產業基地建設，形成了以光通信、移動通信為主導，激光、光電顯示、光伏及半導體照明、集成電路等競相發展的產業格局，電子信息產業在湖北省經濟建設中的地位日益突出，而區域經濟發展對人才的素質也提出了更高的要求。

湖北工業大學電子科學與技術專業成立于2007年，完全適應國家、地區經濟和產業發展過程中對人才的需求，建設專業方向為微電子技術，畢業生可以從事電子元器件、集成電路和光電子器件、系統（激光器、太能電池、發光二極管等）的設計、制造、封裝、測試以及相應的新產品、新技術、新工藝的研究與開發等相關工作。電子科學與技術專業自成立以來，始終堅持以微電子產業的人才需求為牽引，遵循微電子科學的內在客觀規律和發展脈絡，堅持理論教學與實驗教學緊密結合，致力于培養基礎扎實、知識面廣、實踐能力強、綜合素質高的微電子專門人才，以滿足我國國民經濟發展和國防建設對微電子人才的迫切需求。

2.存在的問題與影響分析

電子科學與技術是一個理論和應用性都很強的專業，因此培養創新型和實用型人才必須堅持“理論聯系實際”的原則。要想培養合格的應用型人才，就必須建設配套的實驗教學平臺。然而目前人才培養有“產學研”脫節的趨勢，學生參與實踐活動不論是在時間上還是在空間上都較少。建立完善的專業實驗教學體系是電子科學與技術專業可持續發展的客觀前提。

二、建設思路

電子科學與技術專業實驗教學體系包括基礎課程實驗平臺和專業課程實驗平臺?；A課程實驗平臺主要包括大學物理實驗、電子實驗和計算機類實驗；專業課程實驗平臺即微電子實驗中心，是本文要重點介紹的部分。在實驗教學體系探索過程中重點考慮到以下幾個方面的問題：

第一，突出“厚基礎、寬口徑、重應用、強創新”的微電子人才培養理念。微電子人才既要求具備扎實的理論基礎（包括基礎物理、固體物理、器件物理、集成電路設計、微電子工藝原理等），又要求具有較寬廣的系統知識（包括計算機、通信、信息處理等基礎知識），同時還要具備較強的實踐創新能力。因此微電子實驗教學環節強調基礎理論與實踐能力的緊密結合，同時兼顧本學科實踐能力與創新能力的協同訓練，將培養具有創新能力和競爭力的高素質人才作為實驗教學改革的目標。

第二，構建科學合理的微電子實驗教學體系，將“物理實驗”、“計算機類實驗”、“專業基礎實驗”、“微電子工藝”、“光電子器件”、“半導體器件課程設計”、“集成電路課程設計”、“微電子專業實驗”、“集成電路專業實驗”、“生產實習”和“畢業設計”等實驗實踐環節緊密結合，相互貫通，有機銜接，搭建以提高實踐應用能力和創新能力為主體的“基本實驗技能訓練實踐應用能力訓練創新能力訓練”實踐教學體系。

第三，兼顧半導體工藝與集成電路設計對人才的不同要求。半導體的產業鏈涉及到設計、材料、工藝、封裝、測試等不同領域，各個領域對人才的要求既有共性，也有個性。為了擴展大學生知識和技能的適應范圍，實驗教學必須涵蓋微電子技術的主要方面，特別是目前人才需求最為迫切的集成電路設計和半導體工藝兩個領域。

第四，實驗教學與科學研究緊密結合，推動實驗教學的內容和形式與國內外科技同步發展。倡導教學與科研協調發展，教研相長，鼓勵教師將科研成果及時融化到教學內容之中，以此提升實驗教學質量。

三、建設內容

微電子是現代電子信息產業的基石，是我國高新技術發展的重中之重，但我國微電子技術人才緊缺，尤其是集成電路相關人才嚴重不足，培養高質量的微電子技術人才是我國現代化建設的迫切需要。微電子學科實踐性強，培養的人才需要具備相關的測試分析技能和半導體器件、集成電路的設計、制造等綜合性的實踐能力及創新意識。

電子科學與技術專業將利用經費支持建設一個微電子實驗教學中心，具體包括四個教學實驗室：半導體材料特性與微電子技術工藝參數測試分析實驗室、微電子器件和集成電路性能參數測試與應用實驗室、集成電路設計實驗室、科技創新實踐實驗室。使學生具備半導體材料特性與微電子技術工藝參數測試分析、微電子器件、光電器件參數測試與應用、集成電路設計、LED封裝測試等方面的實踐動手和設計能力，鞏固和強化現代微電子技術和集成電路設計相關知識，提升學生在微電子技術領域的競爭力，培養學生具備半導體材料、器件、集成電路等基本物理與電學屬性的測試分析能力。同時，本實驗平臺主要服務的本科專業為“電子科學與技術”，同時可以承擔“通信工程”、“電子信息工程”、“計算機科學與技術”、“電子信息科學與技術”、“材料科學與工程”、“光信息科學與技術”等10余個本科專業的部分實踐教學任務。

（1）半導體材料特性與微電子技術工藝參數測試分析實驗室側重于半導體材料基本屬性的測試與分析方法，目的是加深學生對半導體基本理論的理解，掌握相關的測試方法與技能，包括半導體材料層錯位錯觀測、半導體材料電阻率的四探針法測量及其EXCEL數據處理、半導體材料的霍爾效應測試、半導體少數載流子壽命測量、高頻MOS C-V特性測試、PN結顯示與結深測量、橢偏法測量薄膜厚度、PN結正向壓降溫度特性實驗等實驗項目。完成形式包括半導體專業實驗課、理論課程的實驗課時等。

（2）微電子器件和集成電路性能參數測試與應用實驗室側重于半導體器件與集成電路基本特性、微電子工藝參數等的測試與分析方法，目的是加深學生對半導體基本理論、器件參數與性能、工藝等的理解，掌握相關的技能，包括器件解剖分析、用圖示儀測量晶體管的交（直）流參數、MOS場效應管參數的測量、晶體管參數的測量、集成運算放大器參數的測試、晶體管特征頻率的測量、半導體器件實驗、光伏效應實驗、光電導實驗、光電探測原理綜合實驗、光電倍增管綜合實驗、LD/LED光源特性實驗、半導體激光器實驗、電光調制實驗、聲光調制實驗等實驗項目。完成形式包括半導體專業實驗課、理論課程的實驗課時、課程設計、創新實踐、畢業設計等。

（3）集成電路設計實驗室側重于培養學生初步掌握集成電路設計的硬件描述語言、Cadence等典型的器件與電路及工藝設計軟件的使用方法、設計流程等，并通過半導體器件、模擬集成電路、數字集成電路的仿真、驗證和版圖設計等實踐過程具備集成電路設計的能力，目的是培養學生半導體器件、集成電路的設計能力。以美國Cadence公司專業集成電路設計軟件為載體，完成集成電路的電路設計、版圖設計、工藝設計等訓練課程。完成形式包括理論課程的實驗課時、集成電路設計類課程和理論課程的上機實踐等。

（4）科技創新實踐實驗室則向學生提供發揮他們才智的空間，為他們提供驗證和實現自由命題或進行科研的軟硬件條件，充分發揮他們的想象力，目的是培養學生的創新意識與能力，包括LED封裝、測試與設計應用實訓和光電技術創新實訓。要求學生自己動手完成所設計器件或電路的研制并通過測試分析，制造出滿足指標要求的器件或電路。目的是對學生進行理論聯系實際的系統訓練，加深對所需知識的接收與理解，初步掌握半導體器件與集成電路的設計方法和對工藝技術及流程的認知與感知。完成形式包括理論課程的實驗課時、創新實踐環節、生產實踐、畢業設計、參與教師科研課題和國家級、省級和校級的各類科技競賽及課外科技學術活動等。

四、總結

本實驗室以我國微電子科學與技術的人才需求為指引，遵循微電子科學的發展規律，通過實驗教學來促進理論聯系實際，培養學生的科學思維和創新意識，系統了解與掌握半導體材料、器件、集成電路的測試分析和半導體器件、集成電路的設計、工藝技術等技能，最終實現培養基礎扎實、知識面寬、實踐能力強、綜合素質高、適應范圍廣的具有較強競爭力的微電子專門人才的目標，以滿足我國國民經濟發展和國防建設對微電子人才的迫切需求。

參考文獻：

[1]劉瑞，伍登學.創建培養微電子人才教學實驗基地的探索與實踐[J].實驗室研究與探索，2004，（5）：6-9.

篇4

關鍵詞:CMOS;帶隙基準;掉電檢測保護

Abstract: A low-power protect circuit is presented. The circuit is composed of resistive division, bandgap, comparator and output buffer. The paper has provided the design of circuit and layout. The simulation results prove the circuit can work well. The low-power protect circuit is implemented in SMIC 0.18?m Mixed-signal technology. The whole structure is simple and the circuit is easy to implement. It can be integrated in singlechip.

Key Words: CMOS ,bandgap, low-power protect circuit

1引言

在單片機系統中,時常會遇到系統電源電壓瞬時欠壓和意外掉電的情況,前者可能會導致單片機程序“跑飛”,而令系統無法正常工作,后者將丟失重要數據而不能恢復。監視定時器偵測到異常狀態就會使單片機自動復位,讓程序重新回到正確流程。但是在某些場合,當電源電壓本身的原因,致使電源電壓下降,當下降到一定程度時,會使驅動能力下降,從而導致數據混亂甚至數據丟失無法恢復。為了盡量避免這些情況的出現,需要加上掉電檢測和保護電路,以提高系統的可靠性和安全性。掉電檢測和保護電路對電源電壓進行監控,一旦電源電壓下降某一下限閾值時,掉電保護電路輸出復位信號,使單片機處于復位狀態,待電源電壓恢復正常值時,單片機恢復正常工作。本文設計一種簡單,容易實現的電源電壓監測和保護電路,該電路工作可靠,可集成在單片機及微處理器系統內,減少系統的器件,降低成本。同時,該電路結構還可以作為高壓或功率集成電路等的電源保護電路。

2掉電檢測和保護電路設計

電路結構如圖1所示,取樣電阻R1、R2對電源電壓分壓后輸入至比較器一端,比較器另一端接1.2 V參考電壓。當電源電壓經分壓后低于1.2 V,則比較器輸出低電平復位信號,使單片機處于復位狀態。當電源電壓恢復時,輸出高電平信號,單片機恢復正常工作。輸出緩沖驅動電路對比較器輸出的信號進行整形,增加輸出信號的驅動能力。

2.1 參考電壓源

檢測保護電路中,需要檢測的是電源電壓,故參考電壓源的輸出需與電源電壓無關,同時考慮到工作環境的影響,參考源的輸出還應該與溫度無關。在CMOS電路中利用帶隙基準源實現這樣的基準電壓是我們常用的方法[1]。本文采用的帶隙基準源電路如圖2所示,由運算放大器、帶隙基準核心電路及啟動電路三部分構成。其中Q1~Q3雙極晶體管,在CMOS工藝可由寄生的管子得到,將N阱中的P+區作為發射區,N阱本身作為基區,P型襯底作為集電區,則可以構成一個PNP管。其中襯底形成的集電區必然連接到最低電位,以確保襯底和MOS源漏構成的二極管反偏。晶體管Q2發射結的面積是Q1發射結面積的N倍,電阻R2的阻值是R1的K倍。 運算放大器具有很高的增益使得節點A和節點B的電位相等,又由于PM5、PM6、PM7尺寸相同,故迫使流過三極管Q1、Q2、Q3電流相等,則可得到輸出的參考電壓:是一個正溫度系數的電壓,在室溫下溫度系數為0.087 mV/℃,VBE是一個負溫度系數的電壓,室溫下溫度系數為-1.5 mV/℃。[1]所以選取合適N值和電阻比例K就可以在輸出端得到零溫度系數的電壓。在本設計中取N = 24,K = 5.18,經過仿真可以得到該電路在輸出為1.2 V時,溫度系數最小,溫度在0-80℃變化時,輸出電壓變化為5 mV,完全可以滿足檢測電路的需求?？紤]匹配性,R1和R2電阻要選取相同材料的電阻,CMOS工藝中POLY電阻是控制比好的電阻,故選擇POLY電阻。同時Q1、Q2、Q3也要求較好的匹配性,可以從版圖設計上來考慮,這在本文第3節中有詳細說明。PM5~PM7的設計尺寸如圖2中所標出,W、L的單位為μm。

為了使帶隙基準源可以很好地工作,其中的運算放大器,應具有足夠高的增益,同時為了使整體電路工作穩定運算放大器的相位裕度必須大于45℃。運放的失調電壓會使帶隙基準輸出電壓產生誤差,所以運放應該具有很小的失調電壓[1]。為此在設計運放時,應采用大尺寸器件。如圖2所示,運算放大器采用全差分的結構,NM1-NM5、PM1-PM5構成兩級運放,該運放的增益為60 dB,相位裕度為60°。

由于電路采用自偏置的結構,電路在開始工作時,運算放大器的輸出電壓存在不定狀態,一旦輸出電壓大于VDD-VTP,電路將無法正常工作。圖2中SM1-SM5組成啟動電路,當電源上電時,運放的輸出大于VDD-VTP時SM5導通將PM5-PM7的柵極電位拉低,PM5-PM7導通,電流注入帶隙基準電路。電路正常工作后SM4導通,將SM5柵極電位拉低,SM5截止不影響帶隙電路的正常工作。

2.2 高精度比較器及輸出緩沖電路

高性能的比較器,首先要求有足夠的增益以達到所要求的精度。此外失調電壓和輸出擺幅也是衡量比較器性能的兩個重要指標。兩級差分比較器具有高精度,小失調電壓和大的輸出擺幅的優點,同時該電路結構簡單易于實現。圖3所示為本文采用的兩級差分比較器[2]。第一級為差分輸出級,為了得到高增益,采用兩只PMOS管作為電流源負載,第二級采用共源級放大器,進一步提高增益。

輸出緩沖級實現對比較器輸出電壓進行整形,電路結構如圖3所示,采用的是簡單的兩級反相器的結構,同時該電路可以提高輸出電路的驅動能力。由于輸出采用了推挽式的結構,故可在輸出端得到滿幅度的輸出,VOH = VDD,VOL = GND。

3版圖設計

帶隙基準中差分運放的失調電壓會引起輸出電壓的誤差,故應注意輸入對管的匹配性以及輸入信號的對稱性以減小失調電壓。輸入信號在可能的情況下可以采用差分布線,輸入對管采用四方交差的技術[3],運放的兩個負載PMOS管放在同一個阱里。在2.1中我們提到電阻R1和R2要求有較好的匹配性,采用根器件的方法[3]和共質心技術如圖4(b)所示,此外Q1、Q2也要求有較好的匹配性,也采用共質心技術如圖4(a)所示。

本文設計的版圖如圖5所示,左半部及右上半部分為帶隙基準源的電路。右下半部為比較器及輸出緩沖電路。

4仿真結果及結論

采用SMIC 0.18μm混合信號工藝,用Cadence的spectre進行仿真,仿真波形如圖6所示。假設電源電壓是線性下降的,當電源電壓由3.3 V下降到2.6 V時,檢測保護電路輸出低電平,作為單片機的復位信號,使單片機復位。當電源電壓上升到2.6 V以上時,電路輸出高電平,結束復位信號,使單片機恢復正常工作。

本文設計的掉電檢測保護電路,電路結構簡單,易于實現,可集成于單片機內部,提高單片機的可靠性。同時該電路也可以使用于其他需要電壓監控和保護的場合,例如充電電路的充電指示等。

參考文獻

[1] [美]畢查德?拉扎維著,陳貴燦 程軍 張瑞智等譯. 模擬CMOS集成電路設計. 西安:西安交通大學出版社,2003. 314~318

[2] Philip E. Allen,Douglas R. Holberg著,馮軍,李智群譯. CMOS模擬集成電路設計. 北京:電子工業出版社,2007. 363~375

[3] [美]Christopher Saint,Judy Saint著,周潤德,金申美譯. 集成電路掩膜設計――版圖技術基礎. 北京:清華大學出版社,2006. 101~110