電路板設計范文

導語：如何才能寫好一篇電路板設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

【關鍵詞】PCB設計；噪聲；抑制。

中圖分類號：S611文獻標識碼： A

0.引言

PCB設計及制作技術的發展直接帶動著大規模集成電路產業的發展，而集成電路在各行業領域的應用也日趨寬泛，因此PCB設計中的噪聲抑制問題也變得越來越重要，特別是在軍工、航空航天等對產品要求極為嚴苛的領域，PCB板上的噪聲問題如果沒有得到妥善解決可能會帶來嚴重的后果。

1.PCB中的熱干擾及抑制

元器件在工作時都有一定程度的發熱，尤其是有大電流流過的功率器件，所發出的熱量會對周邊溫度敏感器件造成很大干擾，若干擾不能得到有效的抑制和消除，就會對整個電路的電學特性造成影響，甚至會造成短路的后果。

1.1 發熱器件及溫度敏感器件的放置

發熱較大的器件不能貼板放置，貼板會導致整個電路板溫度過高，可以將發熱量較大的器件單獨設計成一個功能模塊，放在系統邊緣遠離敏感器件并且散熱較好的區域。大功率器件應盡量靠近系統邊緣，且在分層布置時將發熱器件布置在整板上方，使其產生的熱對電路板的影響降到最小；對于溫度敏感器件，則要放置在溫度最低的區域，并且遠離大功率器件，保證其工作環境基本穩定。

1.2器件的排列與空氣對流散熱

一般情況下，設備內部均以空氣對流進行散熱，元器件應以利于空氣對流的縱式排列；而且，為減小功率器件對整個系統的溫度影響，可以輔以相應的散熱器件引導熱對流，加速熱量的擴散。

2.PCB設計中的共阻抗干擾及抑制

共阻干擾是由PCB上大量的地線造成的，當兩個或兩個以上回路共用一段地線時，不同回路電流在共用地線上產生一定壓降，此壓降經放大就會影響電路特性，特別是在電流頻率很高時，會產生很大的感抗而使電路受到干擾，可以采取以下措施對這種干擾加以抑制。

2.1 單點接地和就近多點接地。

在信號頻率小于1MHz的低頻電路中，布線和器件間的電感影響較小，而接地電路形成的環流干擾較大，同級電路的接地點盡量集中。為防磁場干擾，通常設置大量的地線分布在電路板的邊緣，對于信號頻率大于10MHz的高頻電路，各級電路就近接地防止地線太長。

2.2大面積接地

在高頻電路中將PCB電路板上所有不用的面積均布設成地線（整體覆銅），以減少地線中的感抗，從而削弱地線上產生的高頻信號并對電場干擾起到屏蔽作用。另外，如果地線過細，會使接地電位隨電流的變化而變化，造成電子設備的定時信號不穩，抗噪聲性能降低，因此地線應適當加粗。

2.3模擬地和數字地隔離

數字信號需要穩定的參考，地線電平的波動可能會造成數字信號的錯亂，而模擬地通常包含各種各樣的噪聲，因此數字地與模擬地應分別于電源的地線相連，或者通過磁珠或零歐姆電阻實現共地。

3.電磁干擾及抑制

電磁干擾是由于電磁效應產生的干擾，由于PCB上的元器件及布線越來越密集，如果設計不當就會產生電磁干擾。而對于有電源布線、信號布線產生的電磁干擾，可以分別采取不同的措施加以抑制。

3.1 電源布線引起的電磁干擾

由于整個系統的電流都要最終匯集到電源線和地線上，電源和地的布線要盡量寬，以減小流過電流帶來的壓降；還可以在電源輸入端并聯較大的和較小的濾波電容，起到旁路濾波的作用，使電源保持平穩；另外，地線要靠近供電電源母線和信號線，因為電流在導線上傳輸會產生回路電感，地線靠近，回路所圍的面積減小，電感量減小，回路阻抗減小，從而減小電磁干擾耦合。

3.2信號線布線引起的電磁干擾

為減小信號線之間的干擾，不同功能單元電路（數字電路和模擬電路、高頻電路和低頻電路）分開設置，布線圖形應易于信號流通（拐角使用圓弧或者不小于90°角的折線）且信號流向盡可能保持一致；另外應合理利用屏蔽和濾波技術，注意強電和弱電之間的隔離，防止串擾；在器件的選用上也要合理，保證器件的工作頻率符合需求，不要使用頻率冗余較大的器件；在器件的位置安排上，容易受到電磁干擾的元器件之間要有一定的距離（通常不小于信號波長的四分之一），高頻器件周圍應布置柵格狀大面積覆銅，屏蔽電磁輻射；輸入器件與輸出器件應盡量遠離，并且做到安全接地。

4 結語

一般而言，使用以上的基本抗干擾措施，可消除印制板90%左右的常見干擾。由于硬件的可靠性是設備的復雜性函數，要消除一些特殊的、小概率的干擾，就要采用特殊的、更復雜的硬件抗干擾電路。但過多地采用硬件抗干擾措施，會明顯提高產品的常規成本，且硬件數量的增加，還會產生新的干擾，導致系統的可靠性下降。所以應根據設計條件和目標要求，合理采用一些硬件抗干擾措施，提高系統的抗干擾能力。

篇2

1、印制電路板設計的布局原則：

設計印制電路板(PcB)首先要考慮其尺寸大小，PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。

1.1在確定特殊元件的位置時要遵守以下原則：

(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近.輸入和輸出元件應盡量遠離。

(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。

(3)重量超過15g的元器件應當用支架加以固定，然后焊接。那些又大又重、發熱量多的元器件，不宜裝在印制板上，而應裝在整機的帆箱底板上，且應考慮散熱問題，熱敏元件應遠離發熱元件。

(4)對于電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印制板上方便于調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。

(5)應留出印制扳定位孔及固定支架所占用的位置。

1.2根據電路的功能單元.對電路的全部元器件進行布局時，要符合以TN則：

(1)元器件的布局首先要考慮的一個因素就是電性能，把連線美系密切的元器件盡量放在一起，尤其對一些高速線，布局時就要使它盡可能地短，功率信號和小信號器件要分開。按照電路的流程安排各個動能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。

(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。

(3)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長寬比為3：2或4：3。電路板面尺寸大干200x150mm時，應考慮電路板所受的機械強度。

2、印制電路板設計的布線原則：

(1)輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免生反饋藕合。

(2)印制導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為1～15mm時.通過2A的電流，溫度不會高于3℃，因此導線寬度為1.5mm可滿足要求。對于集成電路，尤其是數字電路，通常選O.02～0.3mm導線寬度。當然，只要允許，還是盡可能用寬線，尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數字電路，只要工藝允許，可使間距小至5～8mm。

(3)印制導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀，這樣有利于排除銅箔與基板間粘合劑受熟產生的揮發性氣體。

3、焊盤設計原則：

焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊，焊盤外徑D一般不小于(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。

4、抗千擾設計的原則：

4.1電源線設計根據印制線路板電流的大小，盡量加粗電源線寬度，減少環路電阻，并使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

4.2地線設計的原則：

(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，高額元件周圍盡量用柵格狀大面積地箔。

(2)接地線應盡量加粗。若接地線用很細的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2～3mm以上。

(3)接地線構成閉環路。數字電路組成的印制板，其接地電路布成閉合環路，能有效提高抗噪聲能力。

4.3 PCB設計的常規做法之一是在印制板的各個關鍵部位配置適當的退藕電容，退藕電容的一般配置原則是：

(1)電源輸入端跨接10―100ul的電解電容器。如有可能，接100uF以上的更好。

(2)原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4～8個芯片布置一個1～10pF的膽電容。

(3)對于抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。

(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。

(5)在印制板中有接觸器、繼電器、按鈕等元件，操作它們時均會產生較大火花放電，必須采用Rc電路來吸收放電電流。一般R取1～2K，c取2.2―47UF，另外，CMOS的輸入阻抗很高，且易受感應，因此對不使用端，要接地或接正電源。

5、高頻電路設計原則

5.1在高頻下工作的電路，要考慮元器件之間的分布參數。

一般電路應盡可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易于批量生產。高頻電路往往集成度較高，布線密度大，采用多層板是降低干擾的有效手段。合理選擇層數能大幅度降低印制板尺寸，能充分利用中間層來設置屏蔽，更好地實現就近接地，有效地降低寄生電感，有效縮短信號的傳輸長度，能大幅度降低信號間的交叉干擾等等。所有這些都能有效提高高頻電路的可靠性。

5.2高頻電路布線的引線最好采用壘直線，需要轉折，可用45度折線或圓弧轉折，減少高頻信號對外的發射和相互問的耦合。

5.3高頻電路器件管腳間的引線越短越好，高頻電路器件管腳間的引線層間交替越少越好，高頻電路布線要注意信號線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號線的反面布置大面積“地”來大幅度減少干擾。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線>電源線>信號線，

5.4對特別重要的信號線或局部單元實施地線包圍的措施，各類信號走線不能形成環路，地線也不能形成電流環路。

5.5每個集成電路塊的附近應設置一個高頻退耦電容。

篇3

關鍵詞：CANSJA1000匯編語言

Abstract：The principle and function of SJA1000 standalone CAN controller are introduced; the hardware connection diagram and the communication program of SJA1000 are given. The Design the system introduced in the book adopt the tiny controller + the controller of CAN+ the transceiver of CAN, the tiny controller is serieses MCS-51s, The CAN controller is SJA1000 of PHILIPS company .The CAN software design is main to adopt to edit collected materials the language, the purpose of the most is to realizes the CAN is to send out the report text with receive the report text.

Key words：CAN； SJA1000；assemble； language

中圖分類號：TM13 文獻標識碼： A 文章編號：

CAN(ControllerAreaNetwork)總線，又稱控制器局域網，是Bosch公司在現代汽車技術中領先推出的一種多主機局部網，由于其卓越的性能，極高的可靠性，獨特靈活的設計和低廉的價格，現已廣泛應用于工業現場?？刂浦悄艽髲B，小區安防，交通工具，醫療儀器，環境監控等眾多領域CAN，已被公認為幾種最有前途的現場總線之一。

RS485僅僅是一種半雙工通信的電氣協議，其通信介質為雙絞線，傳輸的信號在雙絞線上呈現一對正負相反的電平信號用來表示邏輯“1”和邏輯“0”。在RS485的通信網絡中，只能讓一個節點向網絡發送數據。系統中每一個節點的RS485驅動器都有一個發送使能控制端DE，其作用是驅動器發送數據時，控制該發送器有效，使其向網絡發送數據；數據發送完后，DE則關閉發送器，使其處于高阻值狀態，從而不影響網絡中其它節點的數據傳送。如果發生故障，出現幾個節點同時向網絡發送數據，這就等于多個RS485驅動器同時向一對雙絞線上輸出不同的電平信號，結果使得整個網絡呈現短路狀態，最終損壞其節點的驅動器，使故障范圍進一步擴大。而CAN總線的傳輸距離遠，通信速率高。

我們的目的就是制作一個可以在原有的RS485接口的系統上實現CAN通信的數字式電路板。使用戶不用改變原有的系統結構就可以實現具有相當優勢的CAN系統通信，提高效率。

1.系統介紹

1.1CAN總線的應用研究

現場總線是安裝在生產現場裝置與控制室內自動控制裝置之間的數字式、串行、多點通訊雙向傳輸的數據總線。它的最大優點是可以大幅度節約連接導線、降低安裝和維護的費用；具有精度高、能傳送多個過程變量,包括儀表的自診斷信息等。在十幾種已出臺的現場總線中,CAN總線也是一種很有應用前景的現場總線之一。

1.2MAX1487芯片內部的結構，管腳功能及其工作原理

MAX1487采用+5v電源供電，當供電電流約為500ua時，傳輸率達到2.5MB/S。它適用于半雙工通信。通信傳輸線上最多為±2v-±6v。MAX1487的管腳及內部結構框圖如圖所示。

腳1RO:接受器輸出；

腳2RE:接受器使能；

腳3DE:驅動器使能；

腳4DI:驅動器輸入；

腳5GND:地；

腳6A:接收器非反相輸入或驅動器非反相輸出；

腳7B:接收器反相輸入或驅動器反相輸出；

腳8VCC：電源；

MAX1487的輸入腳DI可與單片機CPU的TXD腳相連，輸出腳RO與單片機CPU的RXD腳相連。MAX1487內部的驅動器與接收器三三太的，通過DE和RE進行發送與接收，發送與接受的兩種控制信號是相反的?？蓪烧呓酉嗤目刂菩盘?，即“1”電平控制發送，“0”電平控制接收。A,B實現多機聯網。MAX1487的應用電路及通訊協議:在多機通信中，一般PC機作為上位機只有RS232標準的通訊接口,要實現RS485標準接口通信，須通過RS232/RS485轉換接口電路，完成由EIA到TTL電平的轉換?？捎脤ｉT的帶隔離RS232/485轉換器來實現。MAX1487的RE與DE連接同一個控制信號，如下實際電路中8031的P3.5,嚴格保證收發信號在時間上錯開通信協議：MC51中串行控制寄存器SCON設有多機通信控制位SM2，在編程前，定義從機的地址編號，分別為00H，02H等等從機系統在初始化程序中將串行口編程為約定的接收方式，且置為SM2，允許串行口中斷在主機和某一從機通信之前，先向所有從機發出所選從機的地址，以設置第九位TB8為1表示為地址幀，這時SN2作為地址監聽位，所有從機當接收到的第九位RB8位為1則置為中斷標志RI，中斷后判斷主機送來的地址與本從機是否一致，若為本地址，則清SM2為0，準被發送主機送來的數據幀其他從機保持SM2為1狀態。接著主機發送數據幀，各串行同時接收該數據幀，而只有已選中的從機才能產生中斷并接受該數據，其余從機收到不產生中斷響應，將數據丟失掉。這樣就實現了多機一對一通信。

1.38031單片機系統結構

8031系列的基本結構如下：

一個8位算術邏輯單元

32個I/O口

兩個16位定時計數器

全雙工串行通信。

6個中斷源兩個中斷優先級

128字節內置RAM。

獨立的64K字節可尋址數據和代碼區。

每個8031處理周期，包括12個振蕩周期，每12個振蕩周期，用來完成一項操作，如取指令和計算指令執行時間，可把時鐘頻率除以12，取倒數，然后指令執行所須的周期數，因此，如果你的系統時鐘是11.059MHz，除以12，后就得到了每秒執行的指令個數，為921583條指令，取倒數將得到每條指令所須的時間1.085ms。

1.4看門狗

大多數31系列單片機都有看門狗，當看門狗沒有被定時清零時，將引起復位。這可防止程序跑飛。設計者必須清楚看門狗的溢出時間。以決定在合適的時候清看門狗。清看門狗也不能太過頻繁，否則會造成資源浪費。X5045中的看門狗對系統提供了保護功能。當系統發生故障而超過設置時間時,電路中的看門狗將通過RESET信號向CPU作出反應。它所具有的電壓監控功能還可以保護系統免受低電壓的影響,當電源電壓降到允許范圍以下時,系統將復位,直到電源電壓返回到穩定值為止。X5045的存儲器與CPU可通過串行通信方式接口,共有4096個位,可以按512×8個字節來放置數據。

1.5SJA1000簡介

CAN控制模塊的說明

接口管理邏輯接口管理邏輯負責解釋來自CPU的命令,控制CAN寄存器的尋址,向主控制器提供中斷信息和狀態信息。

位流處理器(BSP)位流處理器是在發送緩沖器、RXFIFO和CAN總線之間控制數據流的程序裝置。它還執行錯誤檢測、仲裁、總線填充和錯誤處理。

位時序邏輯(BTL)位時序邏輯監視串口的CAN總線和處理與總線有關的位時序。它在信息開頭“弱勢-支配”的總線傳輸時同步CAN總線位流(硬同步)，接收信息時再次同步下一次傳送(軟同步)。BTL提供了可編程的時間段來補償傳播延遲時間、相位轉換(如由于振蕩漂移)和定義采樣點及每一位的采樣次數。

錯誤管理邏輯(EML)EML負責傳送層中調制解調器的錯誤管理。它接收BSP的出錯報告,使BSP和IML進行錯誤統計。通常情況下,錯誤計數器計數達到255時,將關閉總線,并自動轉入復位狀態,并產生錯誤中斷。經過128個周期的總線空閑后,重新開啟總線。當錯誤計數器計數達到96時(警告限制),將產生錯誤中斷。

2.系統設計

8031單片機的全雙工串行口可編程為4種工作方式，現分述如下：

方式0為移位寄存器輸入/輸出方式?？赏饨右莆患拇嫫饕詳U展I/O口，也可以外接同步輸入/輸出設備。8位串行數據者是從RXD輸入或輸出，TXD用來輸出同步脈沖。

輸出:串行數據從RXD引腳輸出，TXD引腳輸出移位脈沖。CPU將數據寫入發送寄存器時，立即啟動發送，將8位數據以fos/12的固定波特率從RXD輸出，低位在前，高位在后。發送完一幀數據后，發送中斷標志TI由硬件置位。

輸入:當串行口以方式0接收時，先置位允許接收控制位REN。此時，RXD為串行數據輸入端，TXD仍為同步脈沖移位輸出端。當（RI）=0和（REN）=1同時滿足時，開始接收。當接收到第8位數據時，將數據移入接收寄存器，并由硬件置位RI。方式1為波特率可變的10位異步通訊接口方式。發送或接收一幀信息，包括1個起始位0，8個數據位和1個停止位1。

輸出:當CPU執行一條指令將數據寫入發送緩沖SBUF時，就啟動發送。串行數據從TXD引腳輸出，發送完一幀數據后，就由硬件置位TI。

輸入:在（REN）=1時，串行口采樣RXD引腳，當采樣到1至0的跳變時，確認是開始位0，就開始接收一幀數據。只有當（RI）=0且停止位為1或者（SM2）=0時，停止位才進入RB8，8位數據才能進入接收寄存器，并由硬件置位中斷標志RI；否則信息丟失。所以在方式1接收時，應先用軟件清零RI和SM2標志。

方式2

方式2:為固定波特率的11位UART方式。它比方式1增加了一位可程控為1或0的第9位數據。

輸出:發送的串行數據由TXD端輸出一幀信息為11位，附加的第9位來自SCON寄存器的TB8位，用軟件置位或復位。它可作為多機通訊中地址/數據信息的標志位，也可以作為數據的奇偶校驗位。當CPU執行一條數據寫入SUBF的指令時，就啟動發送器發送。發送一幀信息后，置位中斷標志TI。

輸入:在（REN）=1時，串行口采樣RXD引腳，當采樣到1至0的跳變時，確認是開始位0，就開始接收一幀數據。在接收到附加的第9位數據后，當（RI）=0或者（SM2）=0時，第9位數據才進入RB8，8位數據才能進入接收寄存器，并由硬件置位中斷標志RI；否則信息丟失。且不置位RI。再過一位時間后，不管上述條件時否滿足，接收電路即行復位，并重新檢測RXD上從1到0的跳變。

工作方式3

方式3:為波特率可變的11位UART方式。除波特率外，其余與方式2相同。波特率選擇如前所述，在串行通訊中，收發雙方的數據傳送率（波特率）要有一定的約定。在8051串行口的四種工作方式中，方式0和2的波特率是固定的，而方式1和3的波特率是可變的，由定時器T1的溢出率控制。

方式0式0的波特率固定為主振頻率的1/12。

方式2

方式2的波特率由PCON中的選擇位SMOD來決定，可由下式表示：

波特率=2的SMOD次方除以64再乘一個fosc，也就是當SMOD=1時，波特率為1/32fosc，

當SMOD=0時，波特率為1/64fosc方式1和方式3定時器T1作為波特率發生器，

其公式如下：波特率=定時器T1溢出率T1溢出率=T1計數率/產生溢出所需的周期數式中T1計數率取決于它工作在定時器狀態還是計數器狀態。

當工作于定時器狀態時，T1計數率為fosc/12;當工作于計數器狀態時，T1計數率為外部輸入頻率，此頻率應小于fosc/24。產生溢出所需周期與定時器T1的工作方式、T1的預置值有關。

定時器T1工作于方式0：

溢出所需周期數=8192-x

定時器T1工作于方式1：

溢出所需周期數=65536-x

定時器T1工作于方式2：溢出所需周期數=256-x

因為方式2為自動重裝入初值的8位定時器/計數器模式，所以用它來做波特率發生器最恰當。當時鐘頻率選用11.0592MHZ時，取易獲得標準的波特率，所以很多單片機系統選用這個看起來“怪”的晶振就是這個道理。

3.主程序設計

CAN控制器SJA1000在復位模式下對各位寄存器的初始化程序。

流程圖如下:

程序如下：

MOVDPTR，#CR；控制寄存器CR的地址送DPTR

MOVA，#01H

MOV@DPTR,A；進入復位模式

MOVDPTR，#IR；中斷控制寄存器IR的地址送DPTR

MOVA，#03H

MOV@DPTR,A

MOVDPTR，#ACR；接受代碼寄存器ACR的地址送DPTR

MOVA，#FFH

MOV@DPTR,A

MOVDPTR，#AMR；接收屏蔽寄存器AMR的地址送DPTR

MOVA，#FFH

MOV@DPTR,A

MOVDPTR，#BTR0；總線定時寄存器BTR0的地址送DPTR

MOVA，#FFH

MOV@DPTR,A

MOVDPTR，#BTR1；總線定時寄存器BTR1的地址送DPTR

MOVA，#FFH

MOV@DPTR,A

MOVDPTR，#OCR；輸出控制寄存器OCR的地址送DPTR

MOVA，#FFH

MOV@DPTR,A

參考文獻

[1] 張昆藏。IBMPC/XT微型計算機接口技術。北京：清華大學出版社，1990，281－286。

[2]鄔寬明.CAN總線原理和應用系統設計[M].北京:北京航空航天大學出版社,1995.

篇4

【關鍵詞】PCB；電磁兼容性；抑制對策

在信息化技術不斷發展的今天，電子產品的功能、種類、構造等都越發復雜，促使PCB設計逐漸多層次化和高密度化，PCB設計里的電磁兼容性問題也備受重視與關注。電磁兼容性（EMC）設計不僅能確保PCB板上所有電路均正常、穩定工作，不相互干擾，還能有效降低PCB對外的輻射發射以及傳導發射，確保PCB電路不受外部輻射與傳導干擾。故研究基于PCB設計的電磁兼容性十分重要。

1、PCB干擾種類

PCB干擾主要有三種，一是布局類干擾，通常是PCB板上元件放置位置不合適產生的干擾；二是板層類干擾，通常是由于不科學設置造成的噪聲干擾；三是走線類干擾，通常是PCB信號線、電源線以及地線的線距離或是線寬度設置不合理或是PCB布線方法不當等造成的干擾。就PCB干擾類型來說，可分別采取布局規則、分層對策、走線規則抑制措施，削弱甚至是消除PCB設計受干擾的影響，確保符合電磁兼容性設計標準。

2、PCB干擾種類的對應抑制對策

2.1布局類干擾的抑制對策

要抑制布局類干擾必須確保PCB布局合理，PCB布局應遵循以下六點：一是根據信號流通位置合理設置每個功能模塊的電路位置，盡量確保方向一致；二是布局中心鎖定為模塊電路的核心元件，盡可能縮減各個元器件間尤其是高頻器件之間的引線；三是集成熱敏元件、芯片等的時候必須遠離發熱元件；四是結合PCB板上元器件的位置確定連接器位置，盡量將連接器放置在PCB板一側，防止電纜從兩側引出，降低共模電流輻射；五是I/O驅動器要和連接器緊緊靠在一起，防止板上I/O信號長距離走線；六是如若是敏感元器件則不能靠太近，輸出和輸入元件要遠離。

2.2板層類干擾的抑制對策

首先，應掌握電路板設計信息，綜合考慮信號線密集程度、電源和地種類等因素，以此確定保障電路功能需要的電源和布線層數。分層對策的好壞對接地層或是電源層的瞬態電壓以及電源與信號的電磁場屏蔽有重要影響。根據實踐經驗給出總分層對策，接地層和電源層應相鄰且兩者間距盡量小，信號層要緊挨接地層或是電源層使用一層或多層。在設計單雙層板的時候要重點設計電源線與信號線。為縮減電源電流的回路面積，地線和電源線間要緊鄰且保持平行。就單層板來說，應在重要信號線兩邊設置保衛地線，一來縮減信號回路面積，二來避免信號線和與信號線間出現串擾。就雙層板來說，也可以設置保衛地線，或是在重要信號線的投影平面上進行大面積鋪地。單雙層板的制造和裝配調試雖然簡單方便，但若是如 數字電路以及數?；旌想娐返容^復雜的PCB是不適合使用的。因為缺乏參考平面，輻射會隨著環路面積的增加而增強，平行走線也很難避免。

如若成本足夠，建議采用多層板。在設計多層板時要遵循三點：一是如總線、時鐘線等輻射強或是敏感度高的重要信號線，布線最好在兩地層間或是和地層緊鄰的信號層，布線接近地平面便于縮減信號回路面積，減小輻射強度，強化抗干擾能力。二是確保邊緣輻射得到有效控制，與相鄰地平面相比電源平面需要向內縮減5到20H（H為介質厚度）；三是如果底層和頂層有高頻信號線，需要把高頻信號線走在頂層和地層之間，抑制高頻信號線對空間的輻射。

2.3走線類干擾的抑制措施

PCB走線需要遵循六點原則：一是輸出端和輸入端導線要盡可能防止相鄰長距離平行，可通過在走線間插地線或是增加線條間距的方式降低平行串擾；二是不能突然改變走線寬度，如若要拐角，拐彎的地方通常走圓弧或是135°；三是載流回路對外輻射隨著環路面積、通過電流以及信號頻率的增加（減少）而增加（減少），故應縮減電流流通時的導線環路面積；四是縮短導線長度增加其寬度，便于降低導線阻抗；五是為保同層相鄰線路間的噪聲耦合以及串擾達到最小，需在線間做隔離處理，確保布線分離；六是設置分流隔離關鍵信號，設置保護路線保護關鍵信號。此外，信號線、電源線和地線走線的時候，不僅要遵循走線準則，還要結合自身特點和功能實施布線。

（1）公共地線盡可能在PCB板邊緣布置，最好呈網狀或是環狀；接地線要盡可能粗，地線要多使用銅箔，強化屏蔽效果；模擬地要和數字地分離，模擬地理的低頻地要多使用單點開聯，具體布線有問題時可以考慮部分串聯然后再并聯，高頻地最好使用多點串聯。（2）盡可能增加電源線寬度，削弱環路電阻，確保地線和電源線走向同數據傳遞走向保持一致。如若是多層PCB，要縮減電源線到地層或是電源層的長度。盡量讓電源給各個功能單元單獨供電，由公共電源供電的電路盡量做到彼此接近和互相兼容。（3）信號線盡可能短，確保削弱干擾信號耦合路徑。應先布置時鐘信號線和敏感信號線，接著布置高速信號線，最后再布置非重要信號線。如若信號線之間不相容，就應做隔離處理，防止形成耦合干擾。關鍵信號線走線時不能跨越分隔區，即便是焊盤和過孔造成的參考平面間隙也不行，不然會增加信號回路面積。同時，為抑制邊緣輻射，關鍵信號線距離參考平面邊沿的距離不能小于3H（H表示關鍵信號線距離參考平面的高度）。敏感及強輻射信號線應距離接口外出信號線較遠，防止信號線之間形成耦合干擾，減少系統誤操作以及向外輻射。差分信號線長度要一樣，處于同一層，并行走線，確保阻抗一樣，線之間不存在其他走線，保證共模阻抗一樣，強化其抗干擾性能。

3、結語

綜上所述，結合電磁兼容預測分析得出的結論，對于不同種類的干擾應采取相應的技術措施進行抑制，才能有效提升PCB的設計質量和水平。剛開始設計產品的時候就使用仿真軟件對PCB實施電磁兼容預測分析，基本上能分析出PCB設計的電磁兼容性能，便于后續PCB設計的科學分層、適當布局以及合理走線。總之，基于PCB的電磁兼容性設計是一項技術性和實踐性都很強的工作，在具體設計時必須綜合考慮性能指標要求、功能模塊分布等多方面因素，同時做好預測分析和相應抑制對策，這樣才能有效保障設計質量。

參考文獻

篇5

關鍵詞：印制電路板設計；校企合作；教學改革

【分類號】TN41-4；G712

一、 引言

隨著我國制造業的轉型升級，電子制造業逐步成為支柱產業，各類電子產品不斷更新換代，在龐大的電子領域中，PCB以無可取代的位置引領著電子行業的發展。目前，全球PCB產業產值占電子產業總產值的四分之一以上，產業規模達400億美元，已經成為當代電子產業中最活躍的部分。PCB的制造品質是電子產品可靠性的基礎，它直接影響電子產品整體質量和競爭力。我國作為電子制造業的大國，已經成為世界第二大PCB產出國，隨著電子產品向微型化、集成化的不斷發展，在對PCB工藝上和可制造性上要求越來越高。因此，培養大批具有較高PCB設計應用能力和PCB制造工藝水平的高級應用型人才，是高校電子專業目前所面臨的一項艱巨任務[1]。

二、目前高校PCB設計課程存在的問題

雖然目前不少高校開設了有關PCB設計的課程，積極探索PCB設計的教學改革，近年來出了不少的研究成果，但是在PCB設計教學研究中還是存在比較多的問題，其中包括如下幾個問題：

（1）PCB設計課程改革研究較少

PCB設計工程師是近年來新興的職業，這些PCB設計工程師活躍在PCB設計的前沿工作，同時也產生出了較新的PCB設計技術類的研究成果。但與此相對比的是，在高校PCB設計的課程卻還處于落后階段，有些甚至沒有開設此類課程。不少老師認為學生可以通過自學學習PCB設計，但是PCB設計的項目非常多，專業知識要求全面，不僅要有數模電路的基礎，而且還要知道電子設計布線規則、信號完整性分析等布板知識。這些都必須通過教學系統地學習，在邊學邊練中積累提高PCB設計的專業知識。

（2）教學內容與生產脫節

目前高校PCB設計課程內容落后，有些還停在十幾年前的EDA軟件“Protel 99se”的教學上，教授的也只是簡單的單面板、雙面板的制作。但是現在大部分企業PCB設計使用的軟件是日本Candence公司出產allegro軟件或者是Altium Design軟件，設計的PCB從四層板到幾十層板，設計所需要的相關專業知識多，實踐動手能力要求高。如果教學內容不能緊貼市場的話，企業招聘后還要進行時間較長的專業培訓，在一定程度上影響了人才供給的及時性。

（3）教學方法落后

PCB設計是一門技術性、實操性特別強的課程，在教學方法上有別于普通的理論教學方法。要想提高教學質量，必須結合目前較為流行的實驗教學法，理實一體化教學法等。

三、改革主要思路與理念

（1）協同創新PCB課程建設，產與教相結合

實施校企合作，建立了校外PCB設計開發實習基地，與企業合作可分如下三個階段：

第一階段：與企業合作，搭建PCB人才培養平臺，形成校外PCB設計開發實習基地，以及校內PCB設計開發實訓基地。制定相關的基地管理制度、運行機制與開放共享機制、質量監控體系等。

第二階段：與企業共同制定PCB人才培養方案，方案包括：實習基地的建設，能夠每年吸收部分學生到企業頂崗實習，2-3名教師到企業實踐、學習；其次企業參與校內PCB設計開發實訓基地建設，聘請有豐富經驗的PCB設計專業人員到學校任兼職教師，開設專業課堂、講座等。實施“雙導師”模式，由學院教師和企業兼職教師共同指導學生實習、實訓，雙方共同制定實訓計劃，并“交互指導”學生實習。

第三階段：在校內開設PCB設計課程，對課程設置、教學內容和教學方法進行改革。組織課題組成員開展專業研討，確定教學方法，編寫教W手冊、學生練習冊、課件等教學資源。確定了課程內容之后，根據PCB人才培養的特性，組織專業教學團隊的教師和企業PCB專業人員采用專業研討，選擇適合學校教學的實訓項目內容，對實訓項目按照簡單到復雜，單一到綜合，新手到專家的認知學習規律進行設計。在教學過程中，通過訪談、調查問卷等方法對學生開展教學反饋活動，及時更新完善課程的設計和實踐過程[2]。

（2）利用移動終端研究教學方法

傳統的教學局限于教室中，教師只是握著書本枯燥無味地授課。PCB設計課程是一門實操性課程，傳統的教學已不太適合。在移動終端例如手機等創建具有自身特色的移動學習平臺，結合目前國內非常流行的微課、微信等，把PCB設計課程中難點、重點知識、實驗操作演示等在移動平臺上分享。學生可通過移動終端在網絡上參與一系列的學習活動，可以有效地提高學生學習的主動性。在如此功能強大的學習平臺上如何開展師生雙向交互學習，如何對現行的教學方式進行改革是本課題需要研究的問題。

（3）利用移動學習模式提高學習過程體驗，增添教學的趣味性

在搭建好的PCB設計學習平臺中引入“移動學習模式”，把在移動環境中會形成真實而具體的學習記錄下來，研究如何改變PCB設計教學中的弊端，客觀而全面地對教學成果和問題進行評估和解決。

四、以工作項目為載體構建理實一體化課程內容

在課程內容設計中，通過對典型工作任務的分析，選擇典型電子產品為實施項目，將專業知識、技能、職業素質有機地整合到一起，并將其轉換成學習內容 ，構建了理實一體化課程內容。在項目內容選取上，首先由企業提供相關案例，課程團隊充分考慮項目的典型性、實用性、可操作性及可拓展性。其次項目的選取要有層次關系，由簡單到復雜，項目的難易度要結合相關知識及技能，要考慮學生的實際學習基礎，并充分發揮學生的自主意識和創新能力。同時整個項目的必備知識和技能要分散到項目設計中的不同環節。本課程的項目具有基礎性、設計性、綜合性和創新性等特點，嘗試采用開放式實踐教學，以提高學生的綜合實踐能力和創新能力[3，4]。

五、遵循實施理實一體化教學模式

本課程教學過程采用“做中學、學中做”的理實一體化教學模式，充分體現實踐性。以工作過程為導向，把工作項目引入到教學中，用工作任務引領的方式將相關知識點融人到完成工作任務所必備的項目中，突出工作任務與知識的聯系，使學生掌握必要的基本理論知識，能獨立地制定計劃、實施計劃和評估計劃，突出了項目式教學工程性和技術性的特征，使學生的實踐能力、職業技能、分析問題和解決問題的能力不斷提高。 教學中學生通過項目資訊、項目計劃、項目實施、項目檢查與成果展示、項目評估與總結來完成工作任務，每一個階段都體現了豐富的實踐活動及其要達到的學習目標，讓學生思考問題、研究問題、解決問題 ，進行動態學習。教師給出項目工作任務書，讓學生通過項目方案設計與論證、電路設計與調試、項目總結報告的完成，逐步提高綜合設計能力。教學中以學生為主體，以教師為引導，充分調動學生學習的主動性、積極性。在整個教學過程 中培養學生專業能力、方法能力、社會能力和創新精神，使學生具備綜合職業素質核心崗位競爭力[5，6]。

六、結束語

《印制電路板設計》是一門操作性非常強的課程。其內容不僅包括在計算機房利用制板軟件設計出合理印制電路板圖，還包括后續利用制板設備把設計對應的電路板做出來，并進行焊接調試，來檢驗設計的合理性。實踐表明，教學改革需要校企合作，打破常規，實施與深化，不僅有利于學生個人職業素質的發展，而且有利于課程體系的深層次融合和寬范圍整合。

參考文獻

[1]陳強.《多層印制電路板的設計與制造》課程改革與實踐[J].科技信息，2012（6）.

[2]趙玖香.校企合作 發展歷程及研究現狀概述[J].齊齊哈爾工程學院學報，2011，（2）.

[3]劉燕妮.淺談高職電子線路板設計與制作課程教學改革與實踐[J].電子制作，2013（8）.

[4]高銳.張靜.高職《印制電路板設計與制作》課程改革探索與實踐[J].科技創新導報，2010（9）.

篇6

《電子線路板設計》課程是一種電子設計自動化軟件，主要用于電路原理圖設計、印制電路板（PCB）設計、可編程邏輯器件（（PLD）設計和電路信號仿真，是電子信息技術、應用電子技術等專業開設的必修課。在傳統的教育和培訓中，《電子線路板設計》課程通常分為兩個環節：理論與上機，教學中老師起主導地位，學生被動的接收老師的知識，從而降低了學生的學習興趣。 因此，為全面打破傳統的教學模式及其弊端，并倡導學生為核心的教學模式，充分調動學生的學習主觀能動性，項目教學孕育而生。

1 基于工作過程的教學思想

基于工作過程的項目化教學主要是以學生為整個教學過程的核心，重在學生參與學習過程，教師在教學過程中起指導與引導作用。項目化教學能使學生在學習情境中培養分析問題和解決問題的能力，學習理論和職業技能，培養綜合職業能力。

2 基于工作過程導向的“電子線路板”課程設計

項目的設置是“項目化教學”成功的關鍵。項目設計應依據教學目標，以工作過程為依據，既要與書本的知識緊密結合，又要符合學生的實際情況，逐漸提升學生技能。

電子線路板設計采用項目化教學，每個項目設計成兩個教學情境：原理圖設計、印制電路板設計。每個項目都有重點，并且都是完整的電子線路板制作過程，學習者在完成不同項目的過程中，可以由淺入深、由易到難學習protel99se軟件，同時也學習了電子線路板的設計思路。（如表1）

3 教學點評

教學點評是項目化教學的重要的環節，每一個項目完成后，教師應及時要求學生總結項目重點、難點，列出項目中易出現的錯誤及存在的問題，教師根據學生在項目實施中的問題，進行詳細講解與演示，有利于學生更好的掌握知識和技能，提高學生的學習主動性，可取得更好的教學效果。

篇7

 

集成電路(IntegratedCircuit)產業是典型的知識密集型、技術密集型、資本密集和人才密集型的高科技產業，是關系國民經濟和社會發展全局的基礎性、先導性和戰略性產業，是新一代信息技術產業發展的核心和關鍵，對其他產業的發展具有巨大的支撐作用。經過30多年的發展，我國集成電路產業已初步形成了設計、芯片制造和封測三業并舉的發展格局，產業鏈基本形成。但與國際先進水平相比，我國集成電路產業還存在發展基礎較為薄弱、企業科技創新和自我發展能力不強、應用開發水平急待提高、產業鏈有待完善等問題。在集成電路產業中，集成電路設計是整個產業的龍頭和靈魂。而我國集成電路設計產業的發展遠滯后于計算機與通信產業，集成電路設計人才嚴重匱乏，已成為制約行業發展的瓶頸。因此，培養大量高水平的集成電路設計人才，是當前集成電路產業發展中一個亟待解決的問題，也是高校微電子等相關專業改革和發展的機遇和挑戰。[1_4]

 

一、集成電路版圖設計軟件平臺

 

為了滿足新形勢下集成電路人才培養和科學研究的需要，合肥工業大學(以下簡稱"我?！睆?005年起借助于大學計劃。我校相繼開設了與集成電路設計密切相關的本科課程，如集成電路設計基礎、模擬集成電路設計、集成電路版圖設計與驗證、超大規模集成電路設計 、 ASIC設計方法、硬件描述語言等。同時對課程體系進行了修訂，注意相關課程之間相互銜接，關鍵內容不遺漏，突出集成電路設計能力的培養，通過對課程內容的精選、重組和充實，結合實驗教學環節的開展，構成了系統的集成電路設計教學過程。56]

 

集成電路設計從實現方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設計。全定制集成電路設計，特別是其后端的版圖設計,涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎理論，這是微電子學專業的辦學重要特色和人才培養重點方向，目的是給本科專業學生打下堅實的設計理論基礎。

 

在集成電路版圖設計的教學中，采用的是中電華大電子設計公司設計開發的九天EDA軟件系統(ZeniEDASystem),這是中國唯1的具有自主知識產權的EDA工具軟件。該軟件與國際上流行的EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它的某些功能如版圖編輯、驗證等已經與國際產品相當甚至更優，已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了強大的功能，并成功開發出了許多實用的集成電路芯片。

 

九天EDA軟件系統包括設計管理器，原理圖編輯器，版圖編輯工具，版圖驗證工具，層次版圖設計規則檢查工具，寄生參數提取工具，信號完整性分析工具等幾個主要模塊，實現了從集成電路電路原理圖到版圖的整個設計流程。

 

二、集成電路版圖設計的教學目標

 

根據培養目標結合九天EDA軟件的功能特點，在本科生三年級下半學期開設了為期一周的以九天EDA軟件為工具的集成電路版圖設計課程。

 

在集成電路版圖設計的教學中，首先對集成電路設計的_些相關知識進行回顧，介紹版圖設計的基礎知識，如集成電路設計流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關物理知識及物理結構，版圖設計的基本流程，版圖的總體設計，布局規劃以及標準單元的版圖設計等。然后結合上機實驗，講解Unix和Linux操作系統的常用命令，詳細闡述基于標準單元庫的版圖設計流程，指導學生使用ZeniSE繪制電路原理圖，使用ZeniPDT進行NMOS/PMOS以及反相器的簡單版圖設計。在此基礎上，讓學生自主選擇_些較為復雜的單元電路進行設計，如數據選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發器、六管MOS靜態存儲單元等，使學生能深入理解集成電路版圖設計的概念原理和設計方法。最后介紹版圖驗證的基本思想及實現，包括設計規則的檢查(DRC),電路參數的檢查(ERC),網表一致性檢查(LVS),指導學生使用ZeniVERI等工具進行版圖驗證、查錯和修改。7]

 

集成電路版圖設計的教學目標是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗證模塊ZeniVER丨等工具的使用;了解工藝庫的概念以及工藝庫文件technology的設置，能識別基本單元的版圖，根據版圖信息初步提取出相應的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說明其功能，能夠根據版圖提取單元電路的原理圖。

 

第二，能夠編寫設計版圖驗證命令文件(commandfile)。版圖驗證需要四個文件(DRC文件、ERC文件、NE文件和LVS文件)來支持，要求學生能夠利用ZeniVER丨進行設計規則檢查DRC驗證并修改版圖、電學規則檢查(ERC)、版圖網表提取(NE)、利用LDC工具進行LVS驗證，利用LDX工具進行LVS的查錯及修改等。

 

第三，能夠基本讀懂和理解版圖設計規則文件的含義。版圖設計規則規定了集成電路生產中可以接受的幾何尺寸要求和可以達到的電學性能，這些規則是電路設計師和工藝工程師之間的_種互相制約的聯系手段，版圖設計規則的目的是使集成電路設計規范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規則使版圖面積盡可能做到最小。

 

第四，了解版圖庫的概念。采用半定制標準單元方式設計版圖，需要有統一高度的基本電路單元版圖的版圖庫來支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發器、全加器、寄存器等功能電路，因此，理解并學會版圖庫的建立也是版圖設計教學的一個重要內容。

 

三、CMOS反相器的版圖設計的教學實例介紹

 

下面以一個標準CMOS反相器來簡單介紹一下集成電路版圖設計的一般流程。

 

1.內容和要求

 

根據CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區、多晶硅及接觸孔等;完成必要的連線并標注輸入輸出端。

 

2.設計步驟

 

根據CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結構及構成;打開終端，進入pdt文件夾，鍵入pdt,進入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對應，熟悉版圖編輯器各個命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關系作相應的連線，最后檢查修改整個版圖。

 

3.版圖驗證

 

打開終端，進入zse文件夾，鍵入zse,進入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導出其網表文件;調出版圖設計的設計規則文件，閱讀和理解其基本語句的含義，對其作相應的路徑和文件名的修改以滿足物理驗證的要求;打開終端，進入pdt文件夾，鍵入pdt，進入ZeniPDT版圖編輯器，調出CMOS反相器的版圖，在線進行DRC驗證并修改版圖;對網表一致性檢查文件進行路徑和文件名的修改，利用LDC工具進行LVS驗證;如果LVS驗證有錯，貝懦要調用LDX工具，對版圖上的錯誤進行修改。

 

4.設計提示

 

要很好的理解版圖設計的過程和意義，應對MOS結構有一個深刻的認識;需要對器件做襯底接觸，版圖實現上襯底接觸直接做在電源線上;接觸孔的大小應該是一致的，在不違反設計規則的前提下,接觸孔應盡可能的多，金屬的寬度應盡可能寬;繪制圖形時可以多使用〃復制"操作，這樣可以大大縮小工作量，且設計的圖形滿足要求并且精確;注意P管和N管有源區的大小，一般在版圖設計上，P管和N管大小之比是2:1;注意整個版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應該保持一定的距離，層次本身的寬度的大小要適當，以滿足設計規則的要求。四、基本MOS差分放大器版圖設計的設計實例介紹在基本MOS差分放大器的版圖設計中，要求學生理解構成差分式輸入結構的原理和組成結構，畫出相應的電路原理圖，進行ERC檢查，然后根據電路原理圖用PDT工具上繪制與之對應的版圖。當將基本的版圖繪制好之后，對版圖里的輸入、輸出端口以及電源線和地線進行標注，然后利用幾何設計規則文件進行在線DRC驗證，利用版圖與電路圖的網表文件進行LVS檢查，修改其中的錯誤并優化版圖，最后全部通過檢查，設計完成。

 

五、結束語

 

集成電路版圖設計的教學環節使學生鞏固了集成電路設計方面的理論知識，提高了學生在集成電路設計過程中分析問題和解決問題的能力，為今后的職業生涯和研究工作打下堅實的基礎。因此，在今后的教學改革工作中，除了要繼續提高教師的理論教學水平外，還必須高度重視以EDA工具和設計流程為核心的實踐教學環節，努力把課堂教學和實際設計應用緊密結合在一起，培養學生的實際設計能力，開闊學生的視野，在實驗項目和實驗內容上進行新的探索和實踐。

 

參考文獻：

 

[1]孫玲.關于培養集成電路專業應用型人才的思考[J].中國集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設計人才培養課程體系改革[J].電氣電子教學學報,2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設計應用型人才培養實踐教學的探討J].中國電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學專業丨C設計人才培養主干課程設置[J].桂林電子科技大學學報,2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國芯片工程〃中的作用[J].合肥工業大學學報(社會科學版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實驗教學研究[J].實驗科學與技術，2006,(5):71-73.

篇8

1負反饋對放大器的影響

放大電路中經常引入各種類型的負反饋，用以改善放大電路的性能，本實驗板引入了多條本級和級間負反饋支路。為使學生能夠更直觀深刻地理解負反饋對放大器性能的影響，實驗板上設置了J2、J3開關供測試使用，某組測試內容和數據如表1所示。從表1測試結果可以看出，J2閉合(即級間深度負反饋引入)時，J3的斷開或者閉合(局部負反饋的變化)基本不影響整個電路的增益。J2斷開(即斷開級間深度負反饋)時，J3的斷開或者閉合(局部負反饋的變化)對整個電路的增益影響比較大，實驗結論與理論分析相符合。表1測試數據還表明，放大器增益增大的同時，通頻帶變窄，即電路參數和三極管確定的情況下，電路的增益帶寬積為一常數。

2電容對放大器通頻帶的影響

衡量放大器性能的一個重要指標是通頻帶，為了研究影響放大器通頻帶的因素，本實驗板設置了開關J5和J4控制極間電容C5、C6的接入，具體測試內容和數據如表2所示。由表2測試數據可以看出，三極管集—基等效電容(即極間電容C5、C6)主要影響放大器的上限截止頻率fH，極間電容越大通頻帶越窄。極間電容C5、C6構成交流信號的負反饋回路，在低頻段時容抗很大視為開路，在高頻段時使信號的放大倍數減小，上限截止頻率fH減小。在實際工作中應注意三極管極間電容對電路通頻帶的影響，要有效增大fH，應選用Cb'c較小的管子。實驗板設置了開關J1控制電容C1的接入。開關J1對電路通頻帶的影響測試數據如表3所示。由表3測試數據可以看出，放大電路中的電容C1主要影響放大器的下限截止頻率fL，對上限截止頻率影響很小。原因是電容C1較大，高頻段時容抗非常小，近似短路。低頻段時容抗不可忽略，頻率越低容抗越大，阻礙越大，放大倍數越小，使下限截止頻率fL越高。本實驗板加入電容C1和電阻R1組成高通電路，濾除低頻噪音信號，使本實驗板的性能更好。

3結束語

篇9

關鍵詞：數字；模擬；集成電路；版圖設計；人工處理；程序化處理

隨著集成電路技術的進步，晶體管尺寸越來越小。對于很多經過晶圓片驗證的產品，需要通過版圖等比例縮小，直接用于更小的工藝平臺，不用重新設計版圖，就可以流片，從而獲得高集成度的效果，極大地提高了效率，節省了成本。而一個數?；旌袭a品中包含數字部分和模擬部分，對于數字 IP，尤其是標準單元， 用于更小工藝平臺的時候，可以直接采用版圖等比例縮小的方式；而對于一些模擬IP來說，應用于更小工藝平臺的時候，為了保持性能的最優化，需要保持原驗證的同等條件；而對于工藝的臨界尺寸（Critical Dimension， CD）來說，希望整個產品的接觸孔的寬度是一致的。對于這樣一個產品多種漲縮，部分還需要層次之間布爾操作的需求，本文提供一種完善的自動化流程方案來解決這種版圖特殊漲縮的方法，可以程序化地批處理所有需要漲縮的版圖數據。

1 客戶項目漲縮需求概述

華潤上華0.18 μm工藝線有3個差異不大的平臺―0.18 μm， 0.162 μm ，0.153 μm?？蛻舻漠a品很多已經在0.18 μm工藝平臺驗證過，為了增加單片晶圓片上的管芯的數量，提高利潤空間，客戶會直接把0.18 μm工藝平臺驗證過的產品等比例縮小到0.162 μm或者0.153 μm的兩個工藝平臺進行重新流片。而數字IP可以直接等比例縮小，但是模擬IP希望能直接用0.18 μm工藝平臺設計方案，這兩種IP類型共存于一個數?；旌袭a品中，需要分別對這兩種IP進行不同的操作，而且由于工藝要求需要，某些版圖層次需要進行其他特殊的處理。

圖1是數模混合的簡化示意圖，包含了數字IP和模擬IP?？蛻粜枨笥袃蓚€要求：（1）模擬IP尺寸保持不變，數字IP尺寸縮小到原始的0.9倍；（2）整個產品的接觸孔的寬度保持原始的0.22 μm。

2 人工漲縮技術操作方式

傳統的操作技術中，大部分需要靠人工干涉和人工畫圖來實現，效率很低，下面簡述一下傳統人工操作技術方案：

（1）在圖1的版圖EDA工具窗口菜單中，調用圖2版圖屬性對話框，通過修改其參數選項Magnification等于0.9，把數字IP縮小到原始的0.9倍。

（2）這種修改的方式會導致版圖層次之間出現0.001 μm的gap（空隙），如圖3所示，金屬層出現的gap圖形；這種0.001 μm的gap會出現在很多不同分層結構的連接層次之間。

（3）人工修補版圖，首先要把所有出現gap的圖形一一填充好，然后把模擬IP和數字IP之間的連接金屬線的位置分別調整好。

（4）因為原始接觸孔寬度等于0.22 μm，如圖4所示，而縮小到0.9倍以后數字 IP部分的接觸孔寬度等于0.198 μm；為了保持全芯片的接觸孔寬度一致，必須人工的把數字 IP內部的接觸孔寬度修改為0.22 μm。

每一個數模產品都是非常巨大的，包含的contact的數量是數以萬計的，模擬IP和數字IP連線也都是非常復雜的，而且要從底層單元開始修改，單靠這種傳統的人工修改，工作量是超負荷的，從而使客戶產品直接shrink的效率就大大降低，影響到客戶產品的上市時間。

3 程序化處理漲縮技術

3.1 程序化漲縮技術原理

針對傳統方案的缺點，結合我們客戶需求，同時更多的是依賴個人技術經驗，發明了一種自動化批處理，人工干預少的技術方案，從而大大提高了客戶產品漲縮的效率。核心技術方案是采用EDA工具calibre drc語言，編寫漲縮程序，再運行程序，從而達到客戶需求。圖5是客戶數模產品的漲縮批處理流程。

基本原理：整個程序分為漲大（enlarge）和整體縮?。╯hrink ）兩個過程。IP漲大以后，會把相關的接觸孔的寬度恢復到0.22 μm，然后把漲大后的IP重新整合在原始的版圖中，最后把整合好的數據進行整體shrink，從而達到版圖等比例縮小的目的。

3.2 批處理程序的結構

根據圖5的客戶需求原理，我們用calibre語言需要編寫了兩個程序，一個是enlarge程序，一個是shrink程序，兩者程序架構大體相同。程序架構包含以下幾個方面。

（1）Specification Statement（規范說明）：定義版圖數據基本信息和需要的功能選項。

（2）Input Layers Statement（輸入層次說明）：把版圖數據的所有輸入層次信息定義出來。

（3）Layer Operations（版圖層次運算）：根據項目要求，進行所有層次之間的布爾運算。

（4）Output New Layer（輸出新的版圖層次）：把最終完成各種處理的版圖數據輸出。

通過上面3個語句，就可以把版圖Metal1層次的gap修補，以此類推，所有需要修改gap的版圖層次都可以按照此語法命令結構來完成。

整體shrink的程序和enlarge的程序結構相同，在shrink程序中可以把客戶所有層次之間的布爾運算需求，通過命令語句執行，從而完成客戶數據光罩層次的輸出。其中的shrink選項，只需要在程序的規范說明里面來定義即可，命令行如下：DRC MAGNIFY RESULTS 0.9，即可完成shrink 90%的功能任務，如果定義DRC MAGNIFY RESULTS 0.85，即可完成shrink 85%的功能需求。

3.4 q縮程序的執行

編寫完程序以后，把版圖數據等比例縮小的任務就可以按照步驟執行，首先運行enlarge（漲大）程序，然后運行shrink（縮小）程序。步驟如下：

（1）在enlarge程序里面定義要漲大的版圖數據的gds；運行enlarge程序：caliberCdrc Chier enlarge程序。

（2）把前兩步運行出來的版圖數據，放入原始的版圖gds中，修補接口連線；在shrink程序里面把第（3）輸出的版圖數據定義進入；運行shrink程序：calibre Cdrc Chier shrink程序。

（3）通過這幾個步驟，我們就可以把版圖等比例縮小，同時還維持了模擬IP的原始狀態。

（4）程序運行出來的版圖，我們就可以直接拿到工藝廠流片。

篇10

1原版“伏安法測電阻”是基礎

題1用伏安法測量未知電阻的阻值時，不知Rx的大概值，為選擇正確的電路以減小誤差，按圖1所示的電路將儀器連接好，并空出電壓表的一個接頭K，將K與a點接觸一下，電表的示數為“2.8 V 4.0 mA”；將K與b點接觸一下，電表的示數為“2.7 V 5.0 mA”，則K與點接觸實驗誤差較小，此時電阻的測量值為，測量值比真實值偏.

解析兩種接法中電流表讀數變化相對較大，說明如果電流讀數不準確將引起測量較大誤差，故應該采用使電流讀數準確的內接法.故本題答案應分別填寫為 a ， 700， 大.

總結提升可以用“內大外小”來概括伏安法測電阻的特點，它包含兩方面的意思：一是“內接法測量值偏大，外接法測量值偏小”，二是“內接法通常測較大的電阻，外接法通常測較小的電阻”.表1兩種測量電路的比較類別1電流表內接法1電流表外接法電路圖11誤差

分析1電壓表示數

UV=UR+UA>UR

電流表示數IA=IR

R測=UV1IA>UR1IR=R真

誤差來源于電流表的分壓作用1電壓表示數UV=UR

電流表示數IA=IR+IV>IR

R測=UV1IA

誤差來源于電壓表的分流作用誤差1測量值偏大1測量值偏小兩種

電路

的選擇1R越大，UR越接近UV，

R測=UV1IA

越接近于R真=UR1IR

可見，為了減小誤差，該電路適合測大電阻，即RRA1R越小，IR越接近IA，R測=UA1IA

越接近R真=UR1IR

可見，為減小誤差，該電路適合測小電阻，即RRV2升級“伏安法測電阻” ，提升電路創新設計能力

2.1升級之一：一表兩用

題2表2是一些準備用來測量待測電阻Rx阻值的實驗器材.

到的器材非常易得，提出的問題富有挑戰性但又讓每一個同學感覺可以完成而去努力嘗試.學生思而不得的時候，老師展示解決這個問題的方法，學生恍然大悟，獲得知識技能的喜悅讓在場的所有人都感覺到振奮.

高中學生分組實驗的固有的器材大多陳舊，精度差，學生也沒有興趣，復雜的實驗設備很難分組演示，因此依據課程的需要設計特定的分組實驗是我們任課教師所需要思考和解決的問題，就要求我們利用質量輕、體積小、易收集的物品，設計出讓學生感覺可以解決，但需要合作探究，有一定的趣味性和挑戰性的分組實驗.比如有的學校開設的水火箭的設計，關于反沖器具的制作等活動.

3巧用玩具，另辟蹊徑

玩具不僅是小孩子玩樂的工具，也是物理教學很好的輔助設備.利用其創設物理情境，可以很好的激發其學生的學習熱情，比動畫模擬要好.

比如在講到運動學中的相對運動的時候，如果用小車和玩偶為道具，做一個情境劇，讓學生來做解說，站臺上的人看到小車在運動，而小車上的人看旁邊的人是靜止的，其課堂的教學效果比單純的講解或者多媒體展示鮮活得多，更為主要的是學生參與到活動中來.再比如教材上獵槍打猴子的習題，就可以用玩具猴做道具，進行演示.耳聽為虛，眼見為實，學生見到玩具槍的子彈恰巧擊中落下的猴子時，非常有趣且有力的證明平拋運動在豎直方向做的是自由落體運動.需要解決的問題是“子彈”射出時猴子要同步下落，“子彈”要足夠大，“槍”離“猴子”的距離要足夠遠，而且要足夠準.另外最好把場景錄下來.同步的問題比較好解決，可以在猴子的腦子里放一個小鐵塊，高處安置電磁鐵，扣動扳機的時候切斷電源，完成子彈的飛出和猴子的下落同步；子彈可以用玻璃球做，質量不能太大也不易太小，“槍”可以用彈射器來做；瞄準可以用一根細線或長木尺平行“槍管”和“猴”相連，有水平儀是最好的，高度要保持一致.整個過程需要用攝像機或數碼相機錄下，做完實驗后用超級解霸慢放.學生可以十分清晰的見到“子彈”在空中運動時在豎直方向上和小猴一起下落的情形，真正感受到說到不如做到.

高中物理課程比較緊張，教師用于準備實驗的時間和器具比較有限，而實驗對于學生學習的意義迫使我們要進行必要的準備，自制教具是高中物理實驗教學必要的技術支持，器材復雜、精密，可以讓實驗更精確，但普遍大量使用有難度，上面提到的教具雖然簡單、粗糙，精度不足，但使用靈活方便，有著良好的教學效果，做到了小成本大收獲.表2器 材1規格待測電阻Rx1阻值在900 Ω～1000 Ω之間電源E1具有一定內阻，電動勢約9.0 V電壓表V11量程2.0 V，內阻r1=1000 Ω電壓表V21量程5.0 V，內阻r2=2500 Ω電流表A1量程3.0 A，內阻r=0.10 Ω滑動變阻器R1最大阻值約100 Ω，額定電流0.5 A開關S、導線若干1為了能正常進行測量并盡可能減少測量誤差，實驗要求測量時電表的讀數大于其量程的一半，而且調節滑動變阻器能使電表讀數有明顯的變化.試設計滿足要求的測量Rx阻值的電路.

解析本題雖然沒有電流表，但是電壓表V1已知內阻，相當于量程為2.0 mA的電流表，所以電路設計如圖2.

總結提升本題中有兩個電壓表而沒有電流表，似乎不能用伏安法測電阻，但是電壓表的內阻已知，而電壓可直接讀數，于是通過它的電流就已經知道了，即相當于一個電流表.所以一個已知內阻的電流表可以當電壓表使用，而一個已知內阻的電壓表可以當電流表使用.

2.2升級之二：活用定值電阻

題3（全國高考題）從下列器材中選出適當的實驗器材，設計一個電路來測量電流表A1的內阻r1，要求方法簡捷，有盡可能高的精確度，并能測得多組數據.

電流表A1，量程10 mA，內阻待測（約40 Ω）；

電流表A2，量程500 μA，內阻r2=750 Ω；

電壓表V，量程10 V，內阻r3=10 kΩ；

電阻R1，阻值約為100 Ω；

滑動變阻器R2，總阻值約50 Ω；

電源E，電動勢1.5 V，內阻很小；

開關S，導線若干.

（1）畫出實驗電路圖，標明所用器材的代號.

（2）若選取測量中的一組數據來計算r1，則所用的表達式r1=，式中各符號的意義是.

解析（1）電流表A2內阻已知，可以當電壓表使用，其測量量程為U=5×10-4×750 V=0.375 V≈0.4 V，而待測電流表A1的額定電壓約為0.40 V，故將兩者并聯正好合適.電源電壓為1.5 V，高出兩電表額定電壓較多，為安全起見，串聯電阻R1起保護作用.電路如圖3所示.

（2）I2r21I1，式中I1、I2分別是電流表A1、A2的讀數，r1、r2分別是電流表A1、A2的內阻.

總結提升本題中，定值電阻 起到保護電路的作用.一個定值電阻在電路中可以有多種作用，例如可以分壓、分流，保護電表及電源、電路原件，還可以用來進行電表的改裝等.

2.3升級之三：先改裝電表再測電阻

題4有待測電阻Rx（約為幾百歐姆），為了較準確測量，除Rx外，實驗室還提供了如下器材：

A.電源E電動勢3 V，內阻不計

B.電流表A1量程0～10 mA、內阻r1約為500 Ω

C.電流表A2量程0～500 μA、內阻r2=1000 Ω

D.滑動變阻器R1最大阻值20 Ω額定電流2 A

E.定值電阻R2=5000 Ω

F.定值電阻R3=500 Ω

電鍵S和導線若干

（1）試設計出測量電路（標出所選器材符號）

（2）若兩電流表的讀數分別為I1=6.2 mA，I2=300 μA， 待測阻值Rx=Ω（保留3位有效數字）

解析本題中沒有電壓表但是有兩個電流表，而且電流表A2的內阻已知，故可以當做電壓表用，但是其量程只有0.5 V，同時考慮要使電流表A1的偏轉超過總刻度的一半，故利用定值電阻R2將電壓表再擴大量程到6倍.滑動變阻器阻值小，用分壓式接法.電路設計如圖4.

（2）Rx的兩端電壓U=I2（r2+R2），

通過的電流I=I1-I2，

所以Rx=I2（r2+R2）1I1-I2=3.05×102 Ω.

總結提升量程不夠，就要想到擴大量程，可以根據題目中提供的定值電阻或者電阻箱來展開聯想.

3啟示

3.1熟練掌握電學實驗的基本原理

電路設計實驗問題，涉及的知識點多，方法靈活多變，但是萬變不離其宗，“題在課本外，理在課本中”，有關基礎知識，如伏安法測電阻，電表的改裝，滑動變阻器的分壓式接法與限流式接法，串并聯電路的各種特點，還有設計電表的讀數原理，電表指針偏轉與誤差等等，只有將它們熟記于心，做到滾瓜爛熟，應用時方可得心應手，“問渠那得清如許，為有源頭活水來”，這些基礎知識就是電路設計創新的“源頭活水”，啟迪靈感之源.

3.2解放思想，打破常規

電流表可以并聯在電路中，電壓表可以串聯在電路中；電流表可以當電壓表用，電壓表可以當電流表用，等等這些都是非常規思維.一成不變，僵化的思維是不利于創新的.所以解放思想，打破常規才是提升電路創新設計能力的靈魂.讓我們再一次通過下面這個例題體會這一點.

題4現有一塊靈敏電流表A1，量程為200 μA，內阻約為1000 Ω，要精確測出其內阻R1，提供的器材有：

電流表A2：量程1 mA，內阻R2=50 Ω

電壓表V：量程3 V，內阻RV約為1 kΩ

滑動變阻器R：阻值范圍0～20 Ω

定值電阻R0：阻值R0=100 Ω

電源E：電動勢約為4.5 V、內阻很小

開關S一個，導線若干

請將上述器材全部用上，設計出合理的、便于多次測量的實驗電路圖，并能保證各電表示數超過其量程的1/3.