多核高速并行數字信號處理板設計

導語：多核高速并行數字信號處理板設計一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

【摘要】隨著高性能數字信號處理芯片技術的飛速發展，多核高速運行的數字信號處理板在信息通信、自動化控制、航天航空、醫療家電、軍事雷達等諸多領域都得到了廣泛運用。多核的信號處理板在信號處理上表現優異，通用的信號處理器擴寬了信號處理和數據傳輸寬帶等多方面性能。本文具體介紹基于TMS320C6678的高速并行數字信號處理板的軟硬件設計及在雷達相參處理設備中的應用，為增大雷達的信號成像處理和大數據處理的實施性和高度集成性.

【關鍵詞】TMS320C6678;信號處理;雷達;DSP

1基于TMS320C6678高速并行數字信號處理板的設計

1.1硬件設計電源、時鐘、處理器及系統的工作原理

TMS320C6678的電源設計較為特殊，設備的上電順序也較為特殊，在運作時主要通過SP3-ANFPGA電源芯片控制供給電壓，當行數字信號處理板產生反應供給電源時TMS320C6678通過VID接口來調控電壓，在IISC-6678控制電壓板上布置著線性和電源開關以便于適用于不同負載空間的大小。TMS320C6678的時鐘要求類型也較多，正確的時鐘是保證IISC-6678正常運作的關鍵，精確地時鐘需要進行專業的編程，所設置的可編程時鐘分發芯片在節省空間的同時創造了多條輸出路徑，在核時鐘除外還包含了DDR時鐘、SRIO時鐘以及PCIE等時鐘，TMS320C6678在上電時序期間能夠在多個時鐘源下被自動配置其他設備。TMS320C6678該器件為八核處理器其主頻率為1.25GHz，每個核都有32KBL1DSRAMHE32KBL1PSRAM，在數字信號處理板上核共享4MBSL2SRAM。數字信號處理板在數據傳輸上總寬帶不低于20Gbit/s，兩組數據接口對應的時鐘、脈沖、數據，數據率為160MHz。多核高性能的數字信號處理板由多塊芯片組成，并且通過各種器件來連接儲存系統中的數據和程序模式，內部系統與外部數據的傳輸賦予了數字信號處理板較強的靈活性和通用性，在提高效率的同時大大降低了數字信號處理系統的維護難度。

1.2信號處理機功能模塊設計

IISC-6678板卡在集成板的使用上結合了多模塊，主要是AD、DSP、FPGA模塊的組合。AD采集模塊所使用的是AD9650芯片，該模塊芯片使用雙通道16位在高流量的數據采集樣，在醫學、軍事、信息上AD采集模塊都有多方面的使用，多核并行的數字信號處理器在系統數據交換上提高了工作的效率，也進一步提高了內存數據傳輸的數量，也通過數字信號處理器進行整合的數據傳輸進行間接地傳導。DSP模塊數字信息處理器由KEYSTONE架構和全新的C66X內核構成，在DSP運行時相同的地址線將64根地址線分成4組16bit的線控制。集成異步動態的隨機存取內存條將進行自革新內存的外部空間儲存器與系統內存儲存空間進行總直線的讀寫，把數字信號處理器的內存運行與后臺之間的數據傳輸結合在一起。FPGA模塊由兩款芯片構成，FGG484和FFG900兩款芯片將主要負責DSP進行時的電控順序和數據輸入控制以及DSP的主要控制。通過現場可編程們陣列FPGA與數字信號處理器之間的矢量中斷發生，或是在數字信號處理之間將子程序寫入了另一個寄存處理器中，數字信號處理器中斷時將子程序地址直接轉到子程序當中。多重數字信號處理器的構建中運用到了多個處理程序，調控數字信號處理器在協調數據編程的同時進行以外的編程，在多核并行的數字信號處理器系統之間進行儲存空間的映射，更新了數字信號處理的傳輸方式。

2基于TMS320C6678的雷達信號處理機設計

2.1雷達信號的應用處理

隨著近年來我國雷達技術的飛速發展，雷達制造的水平已經與世界領先水平相近。但是部分雷達的偵測能力較低容易受到外界雜波的干擾，對于提升雷達的隱身性和偵測能力還要繼續提升。數字信號處理板在器件工業的發展對于非相參雷達的發展具有很大意義，使其數字信號處理器的操作變得更加簡單直接，滿足了現代工業所需的穩固工作環境和小投資的特點。在米波脈沖雷達的設計上針對雷達的頻率和波形的設計特點，運用大規模的數字信號實時處理將定脈沖周期內完成了大量的數字運行，借助數字信號處理板器也滿足現代雷達對精密度和實時性的需求。

2.2TMS320C6678在雷達系統設計中的應用

雷達系統需要高精度、高分辨率新性能要求，在信號處理的實時性和大數據性的要求之下現階段主要采用多處理器與超高速的串行數據傳輸為主，如圖二所示。TMS320C6678在DSP處理器中具有八核、高度集成、浮點運算能力強、低能耗、大量傳輸的特點。TMS320C6678在雷達上的應用將雷達中陣列信號的運算不斷簡單化，優化預算結構的處理。FPGA將VO腳管與乘法器資源并行累加運算，處理機上采用了四個TMS320C6678處理器結構，四個處理節點之間將有效提高系統和用戶儲存數據的能力。TMS320C6678利用CPLD在上電參數和配置寄存器中優化配置，FPGA內部也通過高速串行接口GTX輔助傳輸通道。

3結語

綜上所述，高性能的數字信號處理器將FPGA和ASIC信號處理能力提升到了另一個水平層面，大大提高的指令集處理器可編程性能將有效提高數字信號處理的儲存能力、信號處理功能以及圖像處理能力，數字信號處理器物經過各種拓撲結構的互相連接增加了自身的運載能力，進一步擴寬了數字信號處理器在軍事、工業、科技等各方面領域的運用。結合新型數字信號處理器技術在雷達中的實際應用，高性能的傳輸效能滿足了現代雷達高精度高分辨率的要求，同時也即將雷達項目研發的經費和風險，通用的高速串行數據處理平臺也更加利于平臺的主線接入，便于情報的分析和終端顯示。

參考文獻

[1]江偉.基于TMS320C6678DSP的信號采集系統設計與實現[D].電子科技大學,2016.

[2]史鴻聲.基于PowerPC的雷達通用處理機設計[J].雷達科學與技術,2011,9(02):140-143.

[3]馬友科,宋萬杰,吳順君,蔡乾.基于多DSP的雷達陣列信號處理系統[J].雷達科學與技術,2009,7(02):115-118.

作者:陳曄 單位:南京德睿智芯電子科技有限公司