低功耗無線收發芯片管理論文

導語：低功耗無線收發芯片管理論文一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

摘要：介紹一種無線收發集成芯片CC1000的電路結構及典型的應用設計；著重說明CC1000與微控制器通信所要求的時序。

關鍵詞：無線收發可編程跳頻CC1000

引言

CC1000是根據Chipcon公司的SmartRF技術，在0.35μmCMOS工藝下制造的一種理想的超高頻單片收發通信芯片。它的工作頻帶在315、868及915MHz，但CC1000很容易通過編程使其工作在300～1000MHz范圍內。它具有低電壓（2.3～3.6V），極低的功耗，可編程輸出功率（-20～10dBm），高靈敏度（一般-109dBm），小尺寸（TSSOP-28封裝），集成了位同步器等特點。其FSK數傳可達72.8Kbps，具有250Hz步長可編程頻率能力，適用于跳頻協議；主要工作參數能通過串行總線接口編程改變，使用非常靈活。

圖1CC1000的簡化模塊圖

1電路結構

圖1所示為CC1000的簡化模塊圖。在接收模式下，CC1000可看成是一個傳統的超外差接收器。射頻（RF）輸入信號經低噪聲放大器（LNA）放大后翻轉進入混頻器，通過混頻器混頻產生中頻（IF）信號。在中頻處理階段，該信號在送入解調器之前被放大和濾波?？蛇x的RSSI信號和IF信號也可通過混頻產生于引腳RSSI/IF。解調后，CC1000從引腳DIO輸出解調數字信號，解調信號的同步性由芯片上的PCLK提供的時鐘信號完成。

在發送模式下，壓控振蕩器（VCO）輸出的信號直接送入功率放大器（PA）。射頻輸出是通過加在DIO腳上的數據進行控制的，稱為移頻鍵控（FSK）。這種內部T/R切換電路使天線的連接和匹配設計更容易。

頻率合成器產生的本振信號，在接收狀態下送入功放。頻率合成器是由晶振（XOSC）、鑒相器（PD）、充電脈沖、VCO以及分頻器（/R和/N）構成，外接的晶體必須與XOSC引腳相連，只有外圍電感需要與VCO相連。

圖2CC1000的典型應用電路圖

2應用電路

CC1000工作時外圍元件很少，典型的應用電路如圖2所示。當配置CC1000不同的發射頻率時,外圍元器件參數也不同,具體參數請見參考文獻[1]。

3三線串行數據口

CC1000可通過簡單的三線串行接口(PDATA、PCLK和PALE)進行編程，有36個8位配置寄存器，每個由7位地址尋址。一個完整的CC1000配置，要求發送29個數據幀，每個16位（7個地址位，1個讀/寫位和8個數據位）。PCLK頻率決定了完全配置所需的時間。在10MHz的PCLK頻率工作下，完成整個配置所需時間少于60μs。在低電位模式設置時，僅需發射一個幀，所需時間少于2μs。所有寄存器都可讀。在每次寫循環中，16位字節送入PDATA通道，每個數據幀中7個最重要的位（A6：0）是地址位，A6是MSB（最高位），首先被發送。下一個發送的位是讀/寫位（高電平寫，低電平讀），在傳輸地址和讀/寫位期間，PALE（編程地址鎖存使能）必須保持低電平，接著傳輸8個數據位（D7：0），如圖3所示。表1是對各參數的說明。PDATA在PCLK下降沿有效。當8位數據位中的最后一個字節位D0裝入后，整個數據字才被裝入內部配置寄存器中。經過低電位狀態下編程的配置信息才會有效，但是不能關閉電源。

表1串行接口時序說明

參數名稱符號/單位最小值說明

PCLK頻率fCLOCK/MHz--

PCLK低電平持續時間tCL,min/ns50PCLK保持低電平的最短時間

PCLK高電平持續時間tCH,min/ns50PCLK保持高電平的最短時間

PALE啟動時間tSA/ns10PCLK轉到下降沿前，PALE保持低電平的最短時間

PALE持續時間tHA/ns10PCLK轉到上升沿后，PALE保持低電平的最短時間

PDATA啟動時間tSD/ns10PCLK轉到下降沿前，PALE上數據準備好的最短時間

PDATA持續時間tHD/ns10PCLK轉到下降沿后，PALE上數據準備好的最短時間

上升時間trise/ns-PCLK和PALE上升時間的最大值

下降時間tfall/ns-PCLK和PALE下降時間的最大值

微控制器通過相同的接口也能讀出配置寄存器。首先，發送7位地址位，然后讀/寫位設為低電平，用來初始化讀回的數據。接著，CC1000從尋址寄存器中返回數據。此時，PDATA用作輸出口，在讀回數據期間（D7：0），微控制器必須把它設成三態，或者在引腳開路時設為高電平。讀操作的時序如圖4所示。

圖3CC1000寫操作的編程時序圖圖4CC1000讀操作的編程時序圖

4與微控制器連接

微控制器使用3個輸出引腳用于接口（PDATA、PCLK、PALE），與PDATA相連的引腳必須是雙向引腳，用于發送和接收數據。提供數據計時的DCLK應與微控制器輸入端相連，其余引腳用來監視LOCK信號（在引腳CHP_OUT）。當PLL鎖定時，該信號為邏輯高電平。圖5為P87LPC762單片機與CC1000接口示意圖。

P87LPC762單片機寫CC1000內部寄存器的程序如下：

write_com(ucharaddr,ucharcom_data)//寫內部寄存器子程序

{chari;

addr<<=1;

pale=0;//允許地址鎖存

for(i=0;i<7;i++){//送地址

addr<<=1;

p_data=CY;

pclk=0;//上升沿

pclk=1;

}

p_data=1;//寫操作

pclk=0;

pclk=1;

pale=1;//禁止地址鎖存

for(i=0;i<8;i++){

com_data<<=1;

p_data=CY;

pclk=0;

pclk=1;

}

}

結語

當調制數據時，CC1000能被設置成三種不同的數據形式，分別為同步NRZ模式、同步曼徹斯特碼模式、異步傳輸（UART）模式。為了滿足電池供電情況下嚴格的電源損耗要求，CC1000提供了十分方便的電源管理方法。通過MAIN寄存器控制低電平模式，有單獨的位控制接收部分、發射部分、頻率合成以及晶振。這種獨立控制可用來優化在某個應用中最低可能達到的電流損耗。CC1000優良的性能使它主要應用于ISM（工業、科學及醫療）方面以及SRD（短距離通信）。