數據模塊測試平臺設計管理論文

導語：數據模塊測試平臺設計管理論文一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

摘要：介紹了VME總線的特點及系統結構，給出了設計基于VME總線的星載上行數據處理模塊測試平臺的一些關鍵技術，并提出了一種圍繞FPGA芯片設計VME總線從設備接口的技術。

關鍵詞：VME總線測試平臺PSKFPGA

VME（VersaModuleEurocard）總線是一種計算機總線結構。Versa總線由Motorola公司專為其MC6800處理器開發設計的，VME總線是在Versa總線的基礎上發展起來的，主要采用了Versa總線的電氣標準及歐式卡（Eurocard）的機械標準。VME總線在工業領域得到了廣泛應用，航空、航天和軍事等領域也大量采用VME總線。

在以VME為背板總線的系統中，很多功能模塊作為VME從設備存在于系統中。目前，市場上有關VME從設備的專用接口芯片功能復雜，成本很高，不被廣泛使用，很多VME從設備都需要自行開發VME從設備接口。本文介紹一種圍繞FPGA芯片設計VME總線從設備接口的技術。本文設計的基于VME的測試平臺是某星載上行數據處理模塊的測試平臺。

圖1

1VME局部總線

1.1VME總線的特性

VME總線是第一個獨立于微處理器的總線標準，不再受限于某一生產商的處理器產品；VME總線采用主控/目標結構，總線內可以存在多個主模塊，所以被稱為多路處理總線；VME總線為32位計算機總線，地址/數據信號線采用非復用方式，最大傳輸速率可達40MPS；在VME64中，VME總線擴展到64位，最大傳輸速率可達80MPS；VME總線采用異步傳輸，無時鐘也可協調數據傳輸，模塊間的數據傳輸通過握手信號實現；VME總線能夠支持16位、24位、32位尋址和8位、16位、24位、32位數據傳送；VME總線支持多處理器體系，最多支持到21個處理器；VME總線支持四級仲裁請求，采用菊花鏈優先級隊列，實現多個主設備共享總線資源。

1.2VME總線系統結構

VME總線主要由功能模塊、底板接口邏輯和四組信號總線組成，功能模塊通過底板接口邏輯、利用底板信號總線互相通信。其系統結構如圖1所示。

底板總線包括數據傳送總線、優先級中斷總線、數據傳送仲裁總線和共用總線四種。VME總線的數據傳輸協議有兩層：最底層為底板訪問層，由底板接口邏輯、共用總線模塊和總線仲裁模塊組成；上層為數據傳輸層，由數據傳送總線和優先級中斷總線模塊組成。

四類不同的設備板中包括不同的功能模塊，系統控制板包括系統時鐘驅動器、電源監視、仲裁、菊花鏈和總線定時器等功能模塊；CPU板包括定位監視器、總線主控、請求器、中斷處理、中斷器等功能模塊；存儲器板和I/O設備板都包括目標和中斷器等模塊。

2基于VME的星載上行數據處理模塊測試平臺的設計

2.1測試平臺的系統組成

星載上行數據處理模塊由PSK解調卡、指令譯碼卡和存儲器加載卡及VME接口卡組成，主要用來完成上行PSK副載波信號的解調、譯碼和處理。其中數據注入卡屬于VME從設備。

對星載上行數據處理模塊進行測試的平臺由VME機箱、仿真VME計算機、監測設備和運行在監控計算機上的監控軟件組成，用來驗證上行數據處理模塊的功能及VME從設備接口的設計。系統組成框圖如圖2所示。

上行數據處理模塊所包括的功能單元均以雙高度VME卡的形式安裝在VME機箱中，其中數據注入板卡通過VME接口與仿真VME計算機完成數據通信。

VME機箱是提供測試模塊和被測模塊的機械及電氣安裝載體。

運行在監控計算機上的監控軟件提供人機會話界面；設置測試床工作模式（自檢/工作）；接收由VME仿真計算機傳回的遙測參數，反映星上設備的工作狀態；接收顯示由VME仿真計算機傳送的注入數據；接收顯示檢測設備發出的指令檢測報告。

2.2監測設備的設計

監測設備用來檢測上行數據處理模塊譯碼輸出的指令代碼，并且提供雙電平狀態信號，檢測上行數據處理模塊延時輸出的控制信號、星上設備用電以及硬件復位等。原理框圖如圖3所示。

2.3VME仿真計算機的設計

圖3

VME仿真計算機負責管理上行數據處理模塊的工作模式。它通過仿真VME總線時序對上行數據處理模塊進行數據的訪問，并且能夠接收和響應上行數據處理模塊的終端請求，然后讀取遙控注入數據和遙測參數并傳送給測試計算機。另外，仿真計算機還可以通過VME總線向上行數據處理模塊發送間接指令。其原理框圖如圖4所示。

3VME總線從設備接口的設計與實現

3.1EDA技術

在現代電子系統設計領域，EDA技術已經逐漸成為電子系統的主要設計手段。FPGA（現場可編程門陣列）是EDA技術中重要的一種應用。FPGA器件在結構上由邏輯功能塊排列為陣列，并由可編程的內部連線連接這些功能塊來實現一定的邏輯功能。本設計中遙測解調及遙控注入深試卡的數字和邏輯電路部分均由FPGA器件來完成，這里采用Altera公司的FPGA芯片ACEK1K30QC208。該芯片具有三萬門可編程邏輯單元，屬于Sram型的FPGA芯片，邏輯信息保存在芯片的靜態存儲器中，上電時動態加載。這種類型的器件在驗證期間可以使用下載工具將邏輯加載到芯片中，驗證完畢后需要將邏輯信息燒寫在專門的PROM中，以后系統上電時，FPGA從PROM中自動加載邏輯。

3.2從設備接口的設計

在本設計中，VME從設備接口功能為（A24/D16）和（A16/D08），對應的AM代碼如下（IEEESTD1014-1987）；

AM=0x2DShortsupervisoryaccess(A16)

AM=0x29Shortnonprivilegedaccess(A16)

AM=0x3EStandardsupervisoryprogramaccess(A24)

AM=0x3DStandardsupervisorydataaccess(A24)

AM=0x3AStandardnonprivilegedprogramaccess(A24)

AM=0x39Standardnonprivilegeddataaccess(A24)

AM=0x3FStandardsupervisoryblocktransfer(A24)

AM=0x3bStandardnonprivilegedblocktransfer(A24)

VME總線特性為：

*A24和A16訪問

*D16和D08（EO）訪問

*支持D16BLOCK傳輸

*支持D08（EO）BLOCK傳輸

*支持RMW（Read-Modify-Write）訪問

*支持ADO（AddressOnly）周期

*支持Addresspipelining

本地總線特性為：

*支持本地設備就緒信號（LREADY）

*A24/#A16輸出（可分別譯碼）

*SP/#NP輸出；DATA_PROG_BLOCK輸出（可分別譯碼）

圖4

3.3從設備中斷設計

VME總線從設備接口需要包括中斷設計，其功能為完成VME中斷請求全過程中的所有應答時序。設計參數（IEEESTD1014-1987）如下：

*中斷釋放方式：RORA（RELEASEONREGISTERACCESS）和ROAK（RELEASEONACKNOWLEDGEINTERRUPT）方式可設置。

*上升沿或高電平本地中斷請求有效可選Status/ID:D16andD08(O)(Double-ByteorSingle-ByteStatus/IDRead)。