硬件設計范文

導語：如何才能寫好一篇硬件設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

關鍵詞：硬件防火墻；CPLD；Max+plusII

1防火墻的硬件實現原理

防火墻通常使用的安全控制手段主要有包過濾、應用型兩大類，本文所討論的是基于包過濾型防火墻。包過濾型防火墻工作在OSI網絡參考模型的網絡層和傳輸層，它根據數據包頭源地址，目的地址、端口號和協議類型等標志確定是否允許通過。只有滿足過濾條件的數據包才被轉發到相應的目的地，其余數據包則被從數據流中丟棄（4）。在IEEE802.3局域網協議集的標準以太網中，甚至是引入了載波擴展技術千兆級以太網中，包過濾型防火墻以處理運算速度快和性能安全等一系列特點一直倍受個人和企業的青睞。

2軟件實現

本設計運用自頂向下的設計方法，運用GDF圖形編輯法和VHDL語言混合編程，具體而言：頂層設計采用圖形輸入，便于直觀分析信號流程走向，底層則用VHDL進行編程輸入，便于數據分析和處理。

2.1sep模塊

PLD芯片在接收到通訊芯片送來的信號后，首先利用SEP模塊對差分輸入信號進行數據時鐘分離處理，該模塊中包含全數字鎖相環，以實現從隨機的以太網信號中提取時鐘的方法.采用鑒頻、鑒相并置方法,同時把數字濾波器DFilter子模塊融入其中,采用小數分頻器FDiv構成數控振蕩器,從隨機以太網信號中恢復E1時鐘信號；

2.2piden模塊

接下來的Piden模塊則對處理后的數據進行數據包分離，采用了同步數據選擇過濾的手段,將不同的數據包送入不同的包代碼處理模塊進行并行數據篩選;

2.3TCPfilter和ICMPfilter模塊

TCPfilter和ICMPfilter模塊負責對應封包的安全過濾，并且每個模塊均有各自不同的敏感代碼。

2.4sync模塊

為保證數據過程中前后級之間的數據同步,設計中引入了sync模塊.以態網數字同步方式很多，本文采用指針調整算法,根據各filter模塊的延時最大值以及對來自初始NE的輸入VC與本地產生的輸出STM-N幀之間的相位波動進行動態補償,確保后級輸入的信號與時鐘上的匹配;

2.5diff模塊

最后用diff模塊對過濾后的數據和時鐘進行數據整合和差分調制輸出。

3器件選擇和實現

核心芯片可采用EP1K100QC208-3為主芯片，它屬于Altera的ACEX1K系列芯片，ACEX1K系列其間的邏輯單元（LE）數從576~4992，采用2.5V低供電電壓（5），該芯片和專用配置器件EPC2，共同完成器件的初始化和在線更新，接口芯片采用CY7C64013,它能提供標準USB2.0接口，并且可以提供全速率的通訊服務，網絡通訊芯片采用realtek公司的RTL8029AS它采用全雙工方式來進行接收以太網數據，非常容易和微處理器接口。該芯片集成了以太網的物理層以及以太網的收發器，數據封包形式完全符合IEEE802.3標準。

4軟件仿真

一共發送了3個數據包，其中第一個封包的目的端口中包含敏感端口，其余2個為正常封包.由測試結果我們不難看出:在初始階段,防火墻有一個初始化過程,這個過程在80ns以內;系統的延時相應在本例中控制在100ns以內;正常數據在經歷了防火墻的最大延時后直接輸出,不影響其內部任何數據和標志位;在偵測到含有敏感數據的數據包后,防火墻立即對整個數據包做出丟棄處理,并利用網絡重發機制要求重發。系統的真實的延時，由各偵測模塊敏感庫的大小以及sep,piden,diff模塊延時之和共同決定.

5結論

該硬件防火墻，通過仿真實踐證明，能有效的遏制對系統的攻擊行為，并通過在線更新保證其硬件數據庫的實時性，同時由CPLD器件部豐富LE資源確保其容量升級的可操作性，且其本身不受攻擊包影響，不消耗客戶系統資源，使用者只需進行傻瓜式連接即可完成整套系統的安裝，極其方便可靠。用戶還可根據其實際需要將系統調整成動態包過濾型防火墻，其性能將更加優越。

參考文獻：

［1］張亞鵬．防火墻須軟硬一體．計算機安全，2004．

篇2

1硬件電路設計

1.1處理器處理器選用TI公司具有超低功耗特性的功能強大的16位MSP430F149單片機，其集成有120kB的FlashMemory和10kB的RAM；集成了定時器、模擬比較器、多功能串行接口、LCD驅動器、16位ADC、12位DAC、看門狗定時器、I/O端口等模塊；處理器還集成有CAN網絡通信模塊，方便電動汽車空調系統與整車控制系統及車載網絡系統的通信；通過高效率的精簡16位指令結構可以確保任何任務的快速執行，大多數指令可以在一個時鐘周期內完成。時鐘芯片采用的是Philips公司的低功耗實時時鐘芯片PCF8563，它具有1.0~5.5V的大工作電壓范圍，工作電流僅為0.25μA（VCC=3.0V，250C）左右。整個微處理系統性能穩定、可靠性高、超低功耗，具有很強的實用性。

1.2電源設計電源的可靠性和穩定性是影響空調系統控制器穩定工作的重要因素。由于汽車上各種電氣設備很多，各種開關、繼電器等動作頻繁，造成的電干擾很大，記錄儀的工作環境比較惡劣。電動汽車空調系統直接引用車載電源，考慮電源電壓波動比較大，為提高電源效率、增加電源可靠性，先采用寬壓電源模塊DC/DC變換器將車載12~24V直流電變換成5V直流電源，提供給內部電路。本系統采用輸入電壓在（3～40V）的MC34063A單片式DC/DC變換器，該器件內部包括具有溫度補償的基準電源、比較器、可控占空比振蕩器（含有限流電路）、驅動器和大電流輸出開關，完全能保證記錄儀在汽車惡劣的環境下長期穩定工作，電源穩壓部分電路見圖3所示。

1.3復位電路設計在系統中，復位電路主要完成系統的上電復位和系統在運行時用戶的按鍵復位功能。本系統采用較簡單的RC電路，經使用證明，其復位邏輯是可靠的，其中兩級非門電路用于按鈕去抖動和波形整形，通過調整限流電阻和濾波電容的參數，可調整復位狀態的時間。

1.4數據采集

1.4.1A/D信號采樣電路設計系統采用了5路溫度傳感器，分別采樣蒸發器表面溫度、車外溫度、車內溫度、車內濕度及光照強度，還包括1路用戶溫度調節信號輸入A/D采樣電路。MSP430處理器利用傳感器把溫度信號經過12位的模/數轉換模塊（ADC）轉換成數字量，其分辨率為滿刻度的0.0245%，即一個5V滿刻度的12位ADC模塊能夠分辨輸入電壓變化的最小值約為1.2mV，采集精度較高，完全滿足汽車空調系統需要。溫度傳感器采用負溫度系數熱敏電阻和1個高精度電阻分壓即可。另外，在單片機的A/D口串接一個電阻，并接一個到地的濾波電容，增加抗干擾能力。

1.4.2開關信號采集電路設計空調系統開關信號輸入主要包括空調A/C開關、出風口模式選擇、混合風門控制、鼓風機檔位調節等共計13個開關量信號，每一路信號的狀態發生變化時，均需要能夠及時檢測到，為了減輕處理器的頻繁查詢負擔，本系統接入可編程多路開關檢測接口集成電路MC33993。

1.4.3網絡通訊設計空調系統處理器集成了CAN網絡通信模塊，包括CAN網控制器和收發器，通過車載網絡實時與整車控制系統和儀表LCD顯示系統進行通信，故無需擴展電路即可與整車控制系統及儀表顯示實現信息共享。

1.5驅動電路設計

1.5.1電動壓縮機驅動電路設計電動壓縮機通過MSP430的I/O口輸出PWM波的極性，在TLP521-1的輸出端接反相器74HC14后再送給電機驅動芯片L298的使能輸入端ENA來控制電機的轉速。L298的兩個輸出與電機的兩端相連，同時要在電機的兩端連接4個續流二極管，以免在電機反轉和停止時電機內產生強大的沖擊電流燒壞電機。電動壓縮機驅動電路如圖4所示。

1.5.2風門電機驅動電路設計汽車空調混合風門、出風口模式選擇風門，其風門位置都由微型步進電機配一個減速器來控制，使風門克服風阻保持特定位置狀態。步進電機是4相繞組的，每相繞組采用IRF840場效應管控制，其柵極接MSP430單片機的I/O口，由I/O口發出的方波脈沖控制電機每相繞組的通斷，4相步進電機工作在單4拍方式，以ABCD通電換相順序可得步進電機正傳，反之以DCBA反相通電可得步進電機反轉。

1.5.3鼓風機驅動電路設計鼓風機速度調節也由MSP430的I/O口輸出PWM波來控制，當調節風速旋鈕，調速模塊向單片機輸入0~5V的經分壓的模擬信號，單片機通過程序控制PWM輸出來改變風速的大小。

2結束語

篇3

1．系統設計

1．1系統結構本文所設計的計算機硬件組裝虛擬實驗系統采用C/S架構，系統結構如圖1所示。在服務器端利用Quest3D封裝的交互模型建立虛擬實驗系統，并對用戶的操作數據進行存儲；共享網絡可以是建立在機房的局域網絡也可以應用互聯網絡；用戶在客戶端通過QuestViewer執行硬件組裝虛擬應用程序完成計算機硬件組裝的三維模擬瀏覽、虛擬演示、模擬操作等，系統還具有更新功能，通過下載數據庫的最新數據，完成虛擬硬件的型號、參數更新。

1．2設計流程根據計算機硬件學習資料內容進行需求分析、虛擬硬件模型設計與動畫制作、人機交互設計和性能測試、系統流程設計，在需求分析中結合學生學習特點和教學大綱，確定系統功能模塊，對系統的角色、權限、數據庫、界面等進行規劃；通過對計算機硬件的外形、接口、參數等進行硬件模型設計，應用部分現有3DWarehouse等模型庫中的硬件模型提高系統的開發效率，對一些需要進行精細設計的模型可采用Sketchup工具對現有模型進行修改或者是應用3DMAX軟件進行制作，再通過Deepexploration軟件對模型優化使其達到與現實硬件產品精度、參數的統一；人機交互建立硬件組裝場景，利用Quest3D軟件進行虛擬實現，完成人與系統的交互功能；最后對系統進行測試，如發現問題進行逐步改進。

1．3模塊設計根據系統架構和功能分析，系統模塊主要分為計算機硬件理論知識學習模塊、硬件組裝技能練習模塊和系統管理模塊。計算機硬件理論知識學習模塊是呈現計算機硬件圖片和文字說明的理論型模塊，該模塊主要以理論知識學習和計算機模型瀏覽為主，學生可以通過客戶端從任意角度瀏覽硬件模型，當鼠標置于模型既定位置時提示硬件信息參數及文字說明。硬件組裝技能練習模塊是由部分圖片、視頻等組合而成的人機互動模塊，該模塊可由學生虛擬實驗計算機硬件的組裝與匹配，并且能夠給出匹配結果和最優選擇。系統管理模塊是對系統的功能、用戶及安全進行管理，系統管理員可增加和刪除系統的登錄用戶，能夠對硬件模型進行更新，并且能夠對系統應用的各項數據進行監控和數據備份，保護系統的安全。

2．系統實現

2．1交互界面實現計算機組裝虛擬實驗系統交互界面采用導航欄形式方便用戶快速熟悉系統菜單中的各項功能，快捷菜單設計在系統界面的頂部，以隱性樹形結構顯示，將一級分類顯示在主界面頂部，當鼠標點擊一級分類下拉出二級分類，當鼠標置于二級分類時標有符號的分類顯示三級分類，便于用戶依照順序定位系統功能，在主畫面區可顯示硬件3D圖像，并可用鼠標、鍵盤、觸摸屏等對虛擬硬件進行移動、旋轉、放大、縮小，便于用戶詳細觀察硬件的各個細節，同時主顯示界面可以播放RMVB、AVI、3GP等格式的視頻文件，學生可以選擇計算機組裝的細節教學視頻進行學習。

2．2主要功能實現用戶與系統進行交互首先登錄系統進入用戶登錄模塊，該模塊利用Quest3D中的DBDriverMysql、DBinfo、DBQue-ry、DBValue等連接信道與數據庫進行連接，確認用戶身份進入系統；其次系統視頻演示實驗與動畫實驗功能實現操作界面與人的交互，視頻演示是教學模型，教師可以將硬件組裝實際操作視頻播放給學生觀看，動畫實驗功能是學生通過系統可以在虛擬環境下以動畫形式操作計算機各硬件的組裝，通過調用Quest3D中的MediaTexture、MediaTextureCom-mand、Trigger、UserInput等信道完成該功能；用戶在進行硬件組裝虛擬練習時，通過鼠標、鍵盤、觸摸屏等對虛擬環境下的CPU、顯卡、內存、電源、主板等進行組裝，系統可正確判斷各虛擬硬件放置位置是否正確，通過Quset3D中userinput、expressionvalue、setvalue等節點進行實現；在遇到新型硬件時，系統可擴展添加新型硬件的圖片、參數，建立虛擬模型，并保存在MySQL模型數據庫中。

2．3故障排除交互實現學生在進行計算機硬件組裝虛擬實驗系統操作時，操作錯誤系統會彈出錯誤提示，譬如：在完成計算機硬件組裝虛擬實驗進行模擬開機時，提示開機錯誤，并顯示顯卡錯誤、聲卡錯誤或者是內存條錯誤等信息的提示，該功能的實現可采用模擬樹的方式進行設計，在模擬樹下增加判斷型節點，節點內容包括：主板、CPU、顯卡、硬盤、內存、光驅、電源、鼠標、鍵盤、顯示器，當任一節點未正確安裝，則無法完成計算機虛擬開機，彈出提示框輔助學生找到故障所在，并對故障原因加以解釋說明。

3．結束語

篇4

【關鍵詞】tms320dm642；圖像采集系統；vport接口；dsp

design is in hardware of image processing

liu li

（liaoning university of science & technology， anshan liaoning 114044， china）

【abstract】it designs the image processing system in the structure of hardware. it adopt the chip of tms320dm642 of ti as the arithmetic platform in aspect of image processing， and select the chip of xc95144 of xilinx as the core of controller that is used to assign into the time-sequence in image collection， and expanded sdram memory to storage the image on the basis of this hardware， thus achieve to deal with the image in real-time. practical application indicates that this method has high accuracy and is rapid enough to satisfy the requirement of real-time acquisition.

【key words】tms320dm642； image acquisition system； vport interface； dsp

圖像采集系統在日常生活、軍事、工業生產、科研中的作用越來越大.而紙幣清分、目標跟蹤、干線交通監視等應用也極大地促進了實時圖像處理技術的發展。tms320系列為代表的高性能dsp在實時圖像處理中也獲得了廣泛應用[1]，由于圖像處理的數據量大，數據處理相關性高，并且具有嚴格的幀、場時間限制， 如果能通過對dsp和cpld進行軟件編程來控制數據采集頻率，充分發揮其性能就成為提高整個系統性能的關鍵。本文介紹的是基于tms320dm642的一種圖像采集方法[2]。

1 硬件設計整體結構

紙幣圖像識別需要依賴于一個穩定可靠、實時性高、抗干擾能力強的硬件系統，這樣才能夠減輕識別算法的負擔，更好的實現整個系統的性能。紙幣圖像識別的整個系統硬件結構框圖如圖1：

從圖中可以看到：接口電路以上的部分為紙幣圖像識別系統，以下部分為主控部分。紙幣圖像采集系統又分成圖像采集和dsp其它外設模塊部分。其中圖像采集包括光源、cis傳感器、偏值電路、放大電路、a/d變換、cpld，它所實現的功能是將紙幣通過傳感器。

圖1 系統硬件結構框圖

采樣、量化后將數據傳給dsp的vport接口。dsp的其它模塊包括emif接口上的flash和sdram，用來實現程序和數據的存儲；i2c接口上的eeprom，用來實現參數的存儲；mcbsp接口與uart通信，這樣可以與pc機進行通信，實現實時監測；emu接口在開發過程中實現了在線仿真、調試功能。

2 圖像采集系統工作原理

圖2給出了圖像采集接線圖， 通過cis圖像傳感器采集出物體模擬圖像信號，并將其轉換為電信號，然后將放大的模擬信號經過模數轉換器ad9822轉換成為標準的數字信號， 送入cpld緩存，最后通過edma通道輸入到dsp的ram中，在dsp中進行圖像處理和識別[3]。

cpld是圖像采集的核心，它控制了整個采集過程的時序。當主機檢測到物體后會向cpld發送一個幀同步信號syn，在此同時物體會在傳感器的垂直方向上發生移動，主機檢測到這個移動量并發送給cpld[4]，這個信號就為物體的行同步plu。

根據控制相應管腳的低電平來控制光源。sp為cis傳感器的行同步信號，cp為每個像素的時鐘同步，sig是采樣后的模擬量輸出。每當sp發生從高到低的變化，cis傳感器會檢測到這個變化，重新計算cp的個數，每收到一個cp時鐘信號，就會把相應的傳感器件采樣得到的電平通過sig管腳發送出去。

實際應用中，我們選用ad9822作為 cis圖像傳感器進行信號處理的a/d變換芯片。采用三通道運行方式，轉換頻率可以達到15msps。dsp在上電后初始化期間需要來配置a/d變換器來選擇工作模式，對ad9822內部寄存器配置采用3線制串行通信接口，當cpld檢測到了syn信號后準備進行圖像采集工作，當檢測到第一個plu信號開始采集，通過正確控制cis傳感器的sp、cp的時序可以輸出每一個像素的模擬量sig， 然后再正確控制a/d變換器的clk、adck就可以輸出實際像素的數字量用8位數據線輸出為d

0-d7，最后控制dsp的vport接口的vctl、vclk時序，把數據讀到了dsp內部[5-6]。

圖2 圖像采集接線圖

3 總結

本文通過分析tms320dm642和ad9822工作的特點，提出了一種新的數據采集時序設計，從而針對不同的信號能夠根據實際情況對dsp和cpld進行軟件編程來控制數據采集頻率，提高了系統實時性和穩定性。本系統應該在干線交通監視方面取得了良好的效果。本文作者創新點：本文首先分析了ad工作的時序，通過對 dsp和 cpld進行軟件編程來控制ad9822的采集速度，從而達到可以根據實際情況靈活地改變ad9822的數據采集頻率，提出了一種新的數據采集時序設計。

【參考文獻】

[1]江思敏，劉暢.tms320c6000dsp應用開發教程[m].北京：機械工業出版社，2005.

[2]何蘇勤.dsp技術與應用實例[m].北京：清華大學出版社，2002，3.

[3]王水波，宋煥生，王國強，郭亞，鄭輝.一種用于車輛測速的數據采集系統[j].計算機工程，2008，34（17）：245-247.

[4]儲茂祥.一種紙幣識別系統的設計[j].北京：電子技術應用，2004，12：61-62.

[5]劉慧英.基于tms320dm642圖像采集處理系統設計及實現[j].機電一體化，2008，2：78-80.

篇5

建筑物現場數據的及時獲取是進行智能化分析與控制的基礎，如何快速、有效地獲取建筑物現場的各類數據成為智能建筑研究的重要領域。智能建筑系統具有測控對象種類多，位置分散，數量大等特點；建筑物監控現場的通訊方式一般采用RS485、LonWorks、以太網等方式，其明顯的缺點是現場安裝布線繁瑣，組網復雜，成本較高，雖然可以使用WIFI通訊，但功耗大，通訊距離短，成本高[1]。隨著WSN無線傳感網絡技術的不斷發展，近年來出現了面向現場低成本無線組網應用的ZigBee技術[2]。ZigBee技術具有成本低，可組星型、樹型、Mesh網絡，功耗低，網絡容量大，網絡鏈路建立時間短的優點[3-4]，特別適合用于智能建筑測控終端通訊。本文介紹了基于TI第二代SOCZigBee芯片CC2531的測控終端的總體方案設計和實現方法。

1系統總體設計

智能建筑測控終端是智能建筑系統中的核心子模塊之一，它負責采集現場數據，對數據進行初步處理，通過通訊系統向中央智能監控軟件傳輸數據，接受中央監控軟件的指令，按照一定的控制策略控制現場電氣設備運行。測控終端由MCU與ZigBee收發模塊、傳感器模塊、執行模塊、數字輸入模塊、RS485模塊，USB模塊，RTC模塊、FLASH存儲模塊，電源模塊組成，與相應的傳感器和執行器組合可以實現燈光控制，環境控制，安防控制，火災報警等功能。MCU與ZigBee收發模塊實現運算、控制、ZigBee通訊，傳感器模塊包括溫濕度傳感器、CO2傳感器，用于檢測環境溫、濕度、二氧化碳濃度，執行器包括繼電器輸出、聲光報警器，數字輸入模塊用于外接人體感應紅外熱釋傳感器、煙霧報警器等，RS485模塊用于作為中央空調測控接口，USB模塊用于進行維護配置，RTC模塊用于產生系統時鐘，FLASH存儲模塊用于保存參數和運行數據，電源模塊為市電和電池主備雙供電系統，當火災等原因造成停電時，測控終端還能依靠電池工作。

2硬件設計

2.1MCU與ZigBee收發模塊

測控終端的MCU需要具有足夠的GPIO，AD，UART等接口，本方案采用TI第二代單芯片SOCZigBee解決方案CC2531[5]作為主控芯片。CC2531是一顆具有USB接口的ZigBee和IEEE802.15.4SOC芯片。CC2531集成了兼容IEEE802.15.4的2.4GHzRF收發器、增強工業標準的8051MCU核、在系統可編程的256KBFlash、8KBRAM、八通道12位ADC、兩個功能強大的USART接口和許多其他強大的功能；發射功率最大達4.5dBm(可編程)，接收機的接收靈敏度為-97dBm。ZigBee收發模塊由片內2.4GRF收發器和片外的輸入/輸出阻抗匹配電路、天線組成。輸入/輸出匹配電路使用一片JOHANSON公司的集成Balun低通濾波器2450BM15A0002[6]，CC2531的RF_N、RF_P引腳連接到低通濾波器2450BM15A0002的BAL平衡引腳，然后通過2450BM15A0002的Unbal非平衡引腳連接到天線，接收或發送射頻信號。

2.2溫濕度傳感器模塊

為實現對建筑物現場的溫濕度信息采集使用一片瑞士SENSIRION公司的SHT1x[7]。SHT1x是一款高度集成的溫濕度傳感器芯片，提供全標定的數字輸出。傳感器包括一個電容性聚合體測濕敏感元件、一個用能隙材料制成的測溫元件，14位的A/D轉換器以及串行接口電路實現模數轉換。此芯片具有響應快、抗干擾能力強、性價比高等優點。SHT1x有兩種型號：SHT11和SHT15，SHT15的精度比SHT11高25%左右，SHT11在20%~80%范圍內濕度測量精度達±3%RH，25℃時溫度測量精度為±0.4℃。SHT1x使用2-wire兩線數字接口，SCK用于與MCU之間的通訊同步，DATA三態門用于數據的讀取。在SCK時鐘高電平時，DATA必須保持穩定。MCU通過P2_0,P2_1IO口模擬總線與SHT1x通訊。

2.3USB模塊

CC2531支持USB接口，為避免人體靜電等損壞MUC芯片，使用一片USBLC6-2P6進行ESD防護。MCU與USB接口，如圖5所示。R1、R2一般在22歐至33歐之間取值。

3軟件設計

軟件采用分層設計，包括HAL硬件抽象層、Z-Stack協議棧層、APP應用層。其中HAL硬件抽象層包括ZigBee收發器、數字輸入、繼電器輸出、UART、溫濕度傳感器、USB等的訪問方法和接口。Z-Stack協議棧層完成ZigBee網絡的建立。智能建筑測控終端工作在路由器模式，以便方便地組建網狀網絡，系統工作流程：測控終端上電后進行MCU、ZigBee、各硬件模塊、協議棧的初始化，之后通過Z-Stack協議棧與協調器通信建立ZigBee網絡，測控終端周期性采集現場監測數據，執行智能控制策略，并通過ZigBee網絡將數據上傳到中央智能監控軟件，當收到中央智能監控軟件發來的指令時執行命令操作，并返回相應信息。

篇6

關鍵詞：水質監測 無線通信 單片機

中圖分類號：TP212 文獻標識碼：A 文章編號：1007-9416（2016）06-0000-00

Abstract：With the sustained increase of quality of life， and concerns over the safety of drinking water is more and more attention.Small water quality monitoring system consists of water platform module and hand-held terminal module.Handheld terminal control water sampling and mobile platform， in the end by the wireless communication module will be floating platform measured data sent to the handset， handheld terminal receiving more shares from the floating platform parameter and displayed by LCD display module. In a reasonable use of water， water quality safety management plays an important role.

Keywords：water quality monitoring；wireless communications；microcontroller

1 緒論

水資源是人類賴以生存的資源，飲用水質量的好壞直接關系人類的生命安全。通過對國內外移動在線水質監測系統的了解以及研究，本課題致力于設計針對小范圍水域進行水質參數測量的水質監測系統。希望通過實驗驗證小型水質監測設計思路的可行性，為以后的發展提供理論依據和參考實例。

2 小型水質監測系統方案設計

水質監測系統包含水上移動平臺模塊和手持終端模塊。用戶根據遙控器發射運動命令，使平臺運動到指定目的。到達后，水上移動平臺啟動采樣模塊和取水模塊。手持終端顯示由水上平臺發送而來的水質參數，并且在LCD顯示屏上。系統工作框圖如圖1所示。

3 水上移動平臺的硬件設計

3.1 水質傳感器

要實現對水質的監測，水質傳感器不可或缺的。水質指標種類比較多，常規的五項水質參數指標包括溫度值、pH值、溶解氧含量、電導率以及渾濁度。

設計選用的溫度傳感器是DS18B20溫度傳感器，輸出數字信號，數據線連接單片機I/O口就可實現數據通訊。傳感器采取不銹鋼管包裝，可以防水、防潮、

防生銹。

PH值可以反映水的酸度、凈化程度、有機和金屬穩定性等。系統選用270-WQ201PH傳感器，是一種相對耐用精度高的PH值檢測器件。傳感器可以輸出4-20mA電流信號，測量0到14PH范圍酸堿度的滿量程精度可達2%，同時傳感器封裝在不銹鋼和環氧材料內部，外部護罩可替換，易于維護。

濁度主要是指水中懸浮物阻塞的透光度，是否受污染一目了然，直觀的體現水質的渾濁度。系統選用270-WQ710濁度傳感器，該傳感器在測量時，在被測水中聚焦射出一束光束。水中的顆粒物等可以反射傳感器聚焦的光束，通過測量90度內的反射光強，光電探測器可以分辨水質的濁度。濁度傳感器的工作電壓在10V到36V范圍內，輸出量為4mA到20mA的電流信號，傳感器滿量程精度值可以達到±5%。

電導率傳感器主要用于體現水中無機物污染指標。系統選用270-WQ301型電導率傳感器，工作電壓為12V，輸出為4-20mA電流的3線制傳感器，線路連接簡單。

3.2電機驅動電路

圖2所示為直流電機驅動電路，本設計需要4個直流電機實現船體移動控制和1個水泵實現水質抽樣。輸入端ina與in1、in2同時控制輸出口out1和out2，控制器賦ina和in1高電平時，水泵正傳實現取水操作；ina和in2高電平，水泵反轉實現放水操作。輸入端inb與in3、in4同時控制輸出口out3和out4，當單片機給與inb和in3高電平時，電機1正傳船體右轉，當inb和in4高電平時，電機2正轉船體左轉。電機3、4控制船體前進后退。

3.3電源電路

水上移動平臺需要用到3種不同的電壓，分別為7.6V、5V、3.3V?？紤]到水上移動平臺是以模型船為載體的，而模型船本身帶有7.6V可充電電源，所以只要在給移動平臺設計7.6V轉5V電源電路和5V轉3.3V電源電路就可以實現水上移動平臺的供電要求了。

4 手持終端的設計

手持終端以STC89C52RC單片機為核心控制器，與NRF2401無線收發模塊相連實現數據的接收控制，P2口作為液晶顯示的數據端口。

4.1 LCD顯示模塊

液晶顯示器選用LCD12864點陣漢字圖形型藍屏液晶顯示模塊，顯示由水上平臺傳送過來的溫度值、PH值、渾濁度以及水質電導率。LCD12864顯示模塊與控制器連接如圖3所示，單片機p1口分別與LCD數據端口DB相連，VO、VDD、VSS分別為亮度調節端口、電源正以及電源地接口，當三者通過可變電阻鏈接時可以用于調節LCD顯示模塊的屏幕亮度。

4.2 NRF2401模塊

NRF2401芯片是一款通用的ISM頻段的單片機通訊芯片。NRF2401芯片可以通過SPI接口設置數據信號的輸出功率、頻道以及協議的設置，也可以進行I/O口數據的普通傳送，本次設計運用的通訊方式是I/O口普通通訊。單片機與NRF2401無線收發模塊電路連接圖如圖4所示。

5 結語

對于數據的無限發送與接收，NRF2401無線模塊的距離還是存在很大的局限性的，要是設計可以運用更先進的數據傳輸以及控制方法比如運用互聯網的PRS通信，GSM通訊等，那么水質監測系統將突破距離的限制。電腦已經成為當今社會不可或缺的工具，當小型監測系統可以直接通過電腦控制，數據可以直接通過互聯網傳輸時，那么小型監測系統的的硬件需求就會變得更簡潔，數據的存儲將更便捷，數據處理也將更多元化。處理好的數據也可以在互聯網中公布，從而讓更多人關注水質問題，保護資源。

參考文獻

[1]Word Health Organization. Guidelines For Drinking-water Quality，third edition.V01.1，2004，Geneva.

[2]謝歡.基于遙感的水質監測與時空分析[D].同濟大學，2006.

[3]張龍.小型移動在線水質監測系統的研究[D].浙江大學，2012.

[4]張維君，王珠忠，索世文.基于PC串口與DS18B20的單線多溫度測量[J].儀表技術與傳感器，2009（4）：52-53.

[5]張崇，余曉琳，劉建平，單片機2.4g無線收發芯片NRF2401及其應用，國外電子元器件，2004（6）：34-36.

篇7

關鍵詞：防火墻；FPGA；Verilog HDL；CPU

一、引言

防火墻是一種基本的網絡防護設備。它是一種設置在內部網和外部網之間的安全網關，通過安全策略和規則來控制外部用戶對內部資源的訪問，使外部網和內部網之間既保持連通性，又根據規則間接交換信息。防火墻所采用的硬件設備必須滿足網絡處理性能的需求。在早期網絡中，數據速率相對較低，協議也比較簡單，因此網絡設備通常以通用處理器配合分M處理軟件實現。然而，隨著數據速率的不斷提高和協議的日益復雜，通用處理器處理能力的增長逐漸落后于數據速率的增長，因此，基于通用處理器平臺的網絡產品開發者遇到了性能上的障礙。

本文針對目前防火墻的設計方式提出了一種基于FPGA的硬件防火墻的實現方案，采用FPGA來實現百兆線速以上的防火墻設計。傳統的基于x86等通用CPU的防火墻無法適應當前快速增長的網絡速度，無法實現線速過濾與轉發。本文采用FPGA結合通用CPU模式，可以快速處理網絡數據，能夠避免NP的不足。網絡數據在建立連接跟蹤后，由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理。通用CPU在操作系統支持下，完成網絡數據連接跟蹤的創建、維護以及對網絡規則表（端口黑名單、IP黑名單、端口白名單）的維護等工作。FPGA硬件板和CPU各司其職，實現快速轉發的目的。實踐證明，這是一種兼容性比較好的網絡安全架構。

二、系統整體設計方案

硬件防火墻分為兩個數據通道，FPGA硬件板承擔網絡數據的按規則高速收發與轉發，并按指定規則要求通過PCI-E將數據上傳至x86CPU；x86主控板承擔慢速通道工作。

防火墻軟件系統根據TCP、UDP、ICMP協議實現不同的連接跟蹤、跟蹤表項的匹配、跟蹤表的動態維護；x86上防火墻軟件系統通過硬件驅動程序和FPGA硬件板進行通訊。

圖1中所示為FPGA系統設計過程中網絡抓包實驗中所形成的硬件架構圖。FPGA網絡抓包的數據可以通過串口發送至上位機，實驗可以清晰判斷當前網絡收發架構設計是否合理，能否準確地收發100Mbps的網絡數據。

在實現了基本的數據收發后，確定防火墻系統整體架構和功能模塊，如圖2所示。

可以看出在這里主要由網絡接口、網絡控制、MAC、外網處理模塊、PC處理模塊、PCI-E與DDR控制模塊幾大部分構成。

三、系統HDL設計方案

系統使用Verilog HDL語言完成設計。下面介紹一些主要模塊設計。

1.外網控制

本模塊的主要功能如圖3所示：

（1）存儲接收到的外網報文；

（2）對接收到的外網報文進行關鍵字提取和識別；

（3）對提取的結果根據用戶配置進行過濾；

（4）讀取存儲的本幀數據，根據本幀過濾的結果對其進行打包處理。

本模塊時序圖設計如圖4所示。

2.子模塊報文緩存功能設計

本模塊的功能是：用于緩存接收到的報文，等待本報文的過濾結果，由報文封裝模塊讀取此報文或者丟棄報文。本模塊實質上是一個循環的buffer，其位寬是64，深度是1024，可以存儲5個最大的1518Bytes報文。緩存模塊內部維護讀寫地址和可寫的空間，當可寫的空間小于1518Bytes時，不再接收數據。

本模塊的結構如圖5所示：

處理流程為：

（1）當報文到達時，首先檢查可寫空間是否大于1518Bytes，如果大于則向RAM中存入次報文，寫地址，循環累加，寫完后將本次寫入的數據量送給可寫空間維護，如果小于1518Bytes丟棄本報文，寫地址不變；

（2）寫空間維護，維護一個Counter，累加寫數據量，累減讀數據量，用RAM的總空間減去這個Counter就是可寫空間；

（3）當收到報文封裝模塊的讀使能時，讀地址累加，讀取RAM送出讀數據。

3.子模關鍵字提取功能設計

本模塊的任務是：在報文中提取過濾規則的關鍵字，關鍵字為標準IP協議數據包。

通過Type識別是否為IP報文，如果是，繼續提取Protocol、SIP、DIP；通過Protocol識別是否是TCP或者UDP報文，如果是，繼續提取SPort與DPort。報文結構如圖6所示，但是沒有option域。另外需要獲得本報文的長度（以Byte為單位）。

處理流程圖如圖7所示。

四、設計仿真測試

上述設計代碼在綜合后下載至硬件FPGA硬件板后，配合x86端測試軟件進行測試。限于實際條件，采用自循環數據測試數據收發，以及指定IP地址和端口地址的過濾測試，測試模式如圖8所示。經實際測試，系統能夠完成百兆數據的線速收發和指定規則的過濾。

五、結束語

本文基于FPGA的防火墻設計完成了基本的設計目標，能夠正常轉發和過濾指定規則的數據，能夠準確進行仿真和驗證，但仍屬于教學演示性設計，后續可以繼續進行優化，使系統更加完善。

（通訊作者：劉超）

參考文獻：

[1]夏宇聞.從算法設計到硬件邏輯的實現[M].北京：高等教育出版社，2001.

[2]王金明，楊吉斌. 數字系統設計與Verilog HDL[M]. 北京：電子工業出版社，2002.

[3]鄭堯.硬件防火墻中多模式匹配算法的設計與實現[D].哈爾濱：哈爾濱工業大學，2009.

[4]唐正軍，李建華.入侵檢測技術[M].北京：清華大學出版社，2004.

[5]Wes Noonan， Ido Dubrawsky（美）.防火墻基礎[M].北京：人民郵電出版社，2007.

[6]胡道元.網絡安全[M].北京：清華大學出版社，2004.

[7]石晶林，程勝，孫江明.網絡處理器原理、設計與應用[M].北京：清華大學出版社，2003.

篇8

關鍵詞 單片機 存儲芯片 液晶屏

中圖分類號：TP273.5 文獻標識碼：A

1設計要求

在點餐系統硬件部分，主要采用的是24C1024和AT89C51兩塊芯片，其中24C1024用來存儲所有菜名信息，通過AT89C51，將菜譜信息傳輸給液晶顯示。但顧客選擇好自己需要的菜品后，菜單將自動存儲到AT89C51中，再可以通過串口與電腦直接相連，將菜單傳輸到數據熘薪行存儲，并顯示、打印出來。而AT89C51主要是用來控制24C1024與液晶之間數據傳輸，液晶顯示部分以及串口通訊部分，是整塊板的核心部分，是通過C語言程序燒制進去的。

2分析

顧客點菜過程中，顧客可以通過字母按鍵對菜單進行分類，找出符合自己口味的菜品類。若顧客還想點到固定的菜肴，可以直接通過輸入菜名拼音首字母，即可獲取菜肴名。全部點完按完成鍵，上方的中文液晶屏將清晰顯示謝謝惠顧和請輸入桌號等信息，顧客只需控制按鍵就可以點到自己所需的菜肴，既方便，又省事。點菜完成后，服務生可以通過電子點菜器上的串口傳輸點菜信息到總服務臺上的電腦中，電腦再對信息加以分類存儲、打印，這樣避免了傳統點菜的手寫誤差，也方便顧客結賬和餐廳管理。

3硬件部分功能簡介

單片機硬件部分包括：鍵盤矩陣，12863液晶屏，24C1024存儲芯片，AT89C51芯片。

硬件功能：硬件部分包括電子點菜電路板和一個4*4的鍵盤矩陣，通過控制電路板上的按鍵通過單片機使液晶顯示自己需要的信息，并保存在單片機中，還有MAX232串口驅動芯片用來驅動串口，然后就可以通過串口輸入或輸出信息，并保存到C#數據庫中去。硬件部分還包含包括電子點菜器電路板的設計及焊接，24C1024芯片，AT89C51芯片，液晶，串口等部分。其中液晶顯示上選擇的是分部顯示的原則，就是將要顯示的信息預先存儲在選好的位置上，不同按鍵按下觸發不同內容顯示在液晶上，還有個難點就是要將使用者所選擇的菜記錄下來，原本的設想是想把所選擇的菜名和菜價用一個數組了，可8052的存儲空間太小如果點的太多就根本無法存儲。于是采用了另一種辦法，就是記錄菜名號的方法，在C#發送菜譜時給每一道菜加上一個唯一固定編號一起放送到24C1024中去，當客人點菜時就用一個數組來存儲被點菜的編號，這樣就大大降低了對存儲空間的使用也提高了數據傳輸的安全性。

3.1 硬件電路圖（圖1）

通過串口與電腦相連相互傳送數據。單片機通過P0口控制液晶顯示，通過PI口控制24C1024芯片存儲數據，通過串口將菜譜數據寫入到24C1024芯片中去，同時調用24C1024芯片數據顯示到液晶屏中。按鍵部分圖略。按鍵選擇菜名，客人最后確認后通過串口回傳到PC中。

篇9

在編碼方面，H.264/AVC所采用的基于上下文自適應的可變長編碼(CAVLC)是變長編碼的一種擴展，它根據編碼語法元素動態調整編碼中使用的碼表，以達到好的編碼效率。

H.264解碼器的實現一般有效的方法是采用軟硬件協同設計的方法。合理地進行軟硬件劃分，有著更低的成本和更快的解碼速度。H.264代碼中熵解碼部分占了較大一部分的計算量，而其功能比較單一同時控制方式也相對簡單，適合于硬件實現。

H.264中CAVLC解碼原理及流程

在H.264中，因為經過量化后的塊中的非零變換系數分布比較稀疏，在CAVLC中采用了將每個非零變換系數的數量、大小和變換系數的位置分別編碼的方法；同時，每個塊的高頻部分的系數較小且出現1的概率很大，所以對于這些拖位系數1的數量和符號進行了專門編碼。

在CAVLC中，H.264采用若干VLC碼表，不同的碼表對應不同的概率模型。編碼器能夠根據上下文，如周圍塊的非零系數或系數的絕對值大小，在這些碼表中自動地選擇，最大可能地與當前數據的概率模型匹配，從而實現了上下文自適應的功能。上下文模型的選擇主要體現在兩個方面：編碼非零系數個數和拖尾系數的個數所需要表格的選擇以及除拖尾系數外非零系數的幅值后綴長度的更新。

CAVLC共有6個語法元素需要解碼，包括非零系數個數、拖尾系數的個數、每個拖尾系數的符號、除拖尾系數外非零系數的幅值、最后一個非零系數前零的個數和每個非零系數前零的個數。

CAVLC的解碼過程如下：初始化工作，確定輸入數據的塊類型等參數；求變量NC，根據NC的值選擇所要查的表格；查表得出語法元素非零系數個數和拖尾系數的個數；根據拖尾系數的個數解出拖尾系數的符號；解碼除拖尾系數外非零系數的幅值；根據非零系數個數查表求出最后一個非零系數前零的個數；解碼每個非零系數前零的個數。

CAVLC解碼器的硬件設計

1 設計方案以及性能目標

本設計方案的主要思路是將CAVLC解碼各個句法元素的解碼設計成單獨的功能模塊，每個模塊的功能相對都比較簡單，由一個總體控制單元，負責調度功能塊之間的流水線處理以及數據的調度。

為了達到目標的性能要求，本設計對于句法元素的解碼過程進行了優化處理，并且將其中數據的調度過程隱藏在功能模塊之間的流水處理中。這樣的設計基本上將解碼所浪費在數據調度上的時間冗余降到了最低，大大提高了解碼的速度。

本文中所論述的CAVLC熵解碼器將應用于H.264視頻解碼ASIC芯片的設計中，所采用的器件為VIRTEX2XC2V6000。設計指標為1920×1088@30f/s@200MHz，達到H.264主框架第4層的解碼速度要求，向下兼容支持基本框架協議，不支持H.264協議的MBAFF特性。該產品的目標應用定位是高清電視機頂盒、IPTV、高清碟機(blue-ray/HD DVD)以及手持式移動多媒體終端處理器的解碼模塊。

2 硬件模塊設計

CAVLC硬件解碼器總體結構所示，主要由5個功能模塊(Coeff_tokenDecOder、TotalZerO DecOder、Run_before Decoder、TrailingOnesDecoder和Level Decoder)和一個總體控制模塊(CAVLC Contraller)組成，另外包括了一個內部的SRAM模塊(即圖1中的memory)，用于存儲block信息。

五個句法元素的Decoder分別執行對于相應的句法元素的解碼工作，總體控制模塊執行協調各模塊工作，對SRAM數據的存取，向外申請接受碼流數據，以及將各子功能模塊解碼得到的數據重組和向外輸出傳遞的功能。下面就對各個模塊進行說明，Coeff_token Decoder和Level Decoder是其中較為復雜的功能模塊，結合了電路設計圖進行介紹說明。

Coeff－token Decoder用于解碼非零系數個數和拖尾系數個數，包括了5張表(4張定長碼表和l張定長碼表)。碼表中有的碼字很短，只有1～3位，有的碼字較長，因此需要按照表的特點來設計電路。主要的電路設計如圖2所示。句法元素Coeff－token的主要過程為查表的過程，有五張表需要查，所以針對每張表設計一個LUT查表電路，每個LUT電路設計成一個可以調用的子模塊。需要根據左邊和上面的非零系數的個數計算出的當前NC值，從而確定調用五張表格中的哪張來進行查表。所以在查表電路前加上一個MUX選擇電路，對于表格進行選擇。由于按照了表的特點來設計電路。將碼字進行分類，加快查表電路的速度。這樣的劃分方式加快了硬件查表的搜索，減少的查表時間，使得查表過程在一個時鐘周期內即可完成。

TrailingOnes Decoder用于解碼拖尾系數，由于之前的Coeff―tokenDecoder中解出的僅僅是拖尾系數的個數，所以這個模塊真正解碼的是拖尾系數的符號，并將拖尾系數加上符號輸出給控制模塊。拖尾系數最多只可能有三個，所以可以利用這一特點來優化拖尾系數解碼電路的設計。為了減少解碼所需要的時鐘，這部分采用了并行檢查的方式，只需要一個時鐘周期就可以解碼得出全部的拖尾系數。TotalZero Decoder用于解碼最后一個非零系數前零的個數，包括了兩張表格，一張為常用表，另外一張為ChromaD C的專用表格。可以按照Coeff－token Decoder電路的做法，按照表的特點來設計電路。

非零系數的解碼是功能模塊中比較復雜的部分，因為其中有上下文模型的更新部分。主要包括了前綴的解碼、后綴的解碼、符號的解碼和前綴程度根據上下文自適應更新這幾部分。Level由兩部分組成，前綴(1evel prefix)和后綴(1evel suffix)。Level的解碼過程為先初始化中間變量suffixLength的值，由于已經解出了非零系數的個數TotaiCoeff和拖尾系數的個數TrailingOnes，所以可知有TotalCoeff-TrailingOnes個

level的解碼循環過程需要進行。在每次解碼level的循環中，先計算levelCode，然后根據levelcode的奇偶性計算出level的值，最后根據解出的level的絕對值是否大干相應的閾值來更新suffixLength的值。

在硬件實現中將解碼一個level的工作分兩步完成，第一步是計算level的值，然后更新suffixLength的值。為了降低level解碼的復雜性，使得其解碼過程能在一個周期內完成，對于前綴的解碼進行了一定的優化設計，使用典型的快速搜索第一個1的電路來完成。主要的電路設計。先通過InitREG電路對于一些寄存器進行初始化工作，然后開始解碼，查表電路LUT得出了前綴，然后將去除前綴的碼流通過一個MUX選擇得出CODE―LEVEL(LEVEL值)和CODE_SIGN(LEVEL符號)，前綴和CODE_LEVEL通過一個加法器運算得出了無符號的LEVEL，最后和LEVEL的符號一起進行添加符號的運算輸出得出LEVEL，同時運用查表電路來更新SUFFIX LENGTH的值。

Run_before Decoder用于解碼每個非零系數前零的個數(RunBefore)。在解碼Run的時候，要根據zeroleft的值進行查表運算，本設計采用計算的方法，而不是查表的方法來解碼Run，以減少這些表所占用的資源。除此之外，從Run_before解碼所用的查表表格可以看出，Run大多數情況下所解出的個數是在0～5的范圍內，而當其在7～14的范圍內時，就代表了level的個數是比較少的。所以可以根據這一特性優化電路，達到每解碼一個Run花費一個周期。

片內SRAM的設計用于存儲block的信息。在每個block解碼后都要把這個block的TotalCoeff參數(即所謂的Nc)存儲起來用來在解碼下個block的時候做預測。因此在設計中加入了8個寄存器，分別用來存儲一個宏塊中block上面和左邊的block的NC值(即NA和NB)。每次解碼一個block結束前都會從SRAM中更新好NA和NB的值，為下一個block的解碼做好準備。

CAVLC的總體控制模塊協調控制了各個解碼語法元素的子功能模塊的順序解碼工作，并在最后將解碼后的數據進行重新排列組織輸出。主要是由狀態機的設計來完成模塊間的調度任務。

3 設計方案分析

在整個電路的設計過程中，要注意如何根據硬件設計的思想來優化軟件模型，從而使移植到硬件模塊中實現更加節省面積和計算的復雜度。本設計方案中已經對計算比較復雜的LevelDecoder模塊的軟件模型進行了修改，但對于其他模塊還沒有進行比較好的設計改進。

本設計方案的優點是解碼速度很高，達到了高清解碼的要求，但為了達到高清解碼速度，使用了較多的門數，因此用于小分辨率碼流的解碼時，就浪費了過多的門數。

硬件驗證和綜合結果分析

本CAVLC解碼器的硬件設計已經實現并且仿真測試通過。

測試平臺主要通過從H.264的軟件模型中提取相應的碼流數據作為硬件模塊的輸入，將硬件解碼得出的殘差數據與軟件跑出的正確結果進行比對，以測試解碼的結果是否正確。通過仿真測試后進行了DESIGN COMPILER的綜合，得出的結果能夠滿足目標的時序要求，門數人概在2萬門左右。

本設計中解碼各語法元素所需要的時間為：Coeff_token Decoder用一個時鐘周期，TotalZero Decoder用一個時鐘周期，Run_before Decoder每個Run解碼用一個時鐘周期，TraillongOnesDecoder用一個時鐘周期，LevelDecoder用兩個時鐘周期。

從理論上計算一個宏塊解碼所需要的最長的時鐘周期，假設最復雜的情況下，有15個level需要解碼，16個Run需要解碼，0個拖尾系數，15個非零系數，則可以計算得到一個block所需要的時鐘周期為15×2+16+1=47；一個宏塊則需要47×16=752個時鐘周期。而實際對于所以測試碼流得到的結果表明：對于壓縮率非常高編碼很復雜的碼流，平均一個宏塊解碼所需要的最長的時鐘周期為約800個時鐘周期，與理論上估計的最差情況相比略多一些用于解碼流程的控制冗余；而對于大多數的碼流，解碼不太復雜，大多測試下來平均用300～500個周期就可以完成一個宏塊的解碼。

篇10

關鍵詞：硬件設計;數字信號處理;角度編碼器;電源隔離

中圖分類號：TN702 文獻標識碼：A 文章編號：1006-8937（2016）26-0009-02

1 概 述

本文研究設計一套非連續全天空偏振觀測系統的硬件電路，該系統配合軟件以實現全天空的非連續偏振模式觀測，獲取天空偏振模式隨時間的變化，為尋找大氣中性點提供數據支撐;并利用大氣中性點實現地表-大氣信息分離。

本系統主要實現對立體空間精密定位系統的設計，采用位置式高精度角度編碼器作為轉臺位移檢測工具，采用了位置環和速度環共同組成閉環控制系統。實驗結果表明，該精度定位系統運行位置伺服精度<0.002 °，滿足大氣偏振觀測系統的伺服精度要求。

2 控制系統硬件設計

2.1 系統框圖

非連續大氣偏振觀測控制系統框，如圖1所示?？刂葡到y包含數字信號處理電路模塊、強弱電隔離模塊、電機PWM驅動模塊、位置檢測模塊。主控電路模塊以TI的DSP芯片TMS28335為核心，其電路主要包括：電源模塊電路、JTAG接口電路、外部存儲器擴展電路、串行通信接口電路、脈沖量、模擬量控制接口、數字模擬轉換電路。功率驅動電路包括逆變器主電路、轉子位置檢測電路等。位置檢測模塊主要包括霍爾信號接口電路和增量式編碼器接口電路。

2.2 電源電路設計

系統電源框圖，如圖2所示，為了減少電機啟動時對相機、DSP芯片的干擾，特通過濾波模塊將輸入24V電源隔離成3組電源。如圖3所示。

對DSP芯片的電源設計，考慮系統的穩定性，TMS2833芯片對電源的上電順序有一定要求[1]。1.8V的內核電壓先于外部IO電壓建立，因此我們選用帶有使能控制的電源芯片TPS75801和TPS75833。電路圖，如圖4所示。VCC1V8的電壓穩定建立之后，Q2導通，Q1截止，使得TPS75833的使能端EN為高電平，TPS75833才開始工作，VCC3 V3端才能輸出3.3 V的電壓。

2.3 電機驅動電路設計

本系統分別對方位電機、仰角電機和相機電機三個電機進行控制，為精確定位，三個電機的驅動均采用帶PWM控制功能的芯片實現[2]。

對于方位電機和仰角電機使用的是同一型號的電機，其驅動電流峰值達6 A，考慮電路的簡單，所以采用TI的DRV8412芯片。TI公司的DRV8412是集成了先進保護系統的高性能雙路全橋馬達驅動器，功率級的效率高達成協97%。DRV8412雙路全橋模式2x3A或并聯6A連續模式，PWM頻率高達500 kHz，主要用于無刷DC和步進馬達，三相永磁同步馬達等驅動[3]。電路，如圖5所示。

相機的驅動電機電流較小，選用芯片體積較小的DRV8837芯片。DRV8837為攝像機、消費類產品、玩具和其它低電壓或者電池供電的運動控制類應用提供了一個集成的電機驅動器解決方案[4]。 此器件能夠驅動一個直流電機或其他諸如螺線管的器件。 輸出驅動器塊由一個配置為H橋的N通道功率MOSFET 組成，以驅動電機繞組。 一個內部電荷泵生成所需的柵極驅動電壓。DRV883x能夠提供高達1.8 A的輸出電流。電路，如圖6所示。

2.4 信號的隔離電路

由于此系統是一個光機電系統，為減少信號之間的干擾，采用ADI公司的磁耦芯片ADuM240X系列。ADuM240X系列是采用ADI公司iCoupler技術的四通道數字隔離器。它將高速CMOS與單芯片空芯變壓器技術融為一體，具有優于光耦合器等替代器件的出色性能特征。iCoupler 器件的功耗只有光耦合器的1/10至1/6，均可采用2.7 V至5.5 V電源電壓工作，與低壓系統兼容，并且能夠跨越隔離柵實現電壓轉換功能設計簡單[5]。電路，如圖7所示。

3 系統定位性能測試

由于其特殊的應用，對于高精密伺服轉臺，位置伺服精度是最重要的指標之一，應該達到±0.002 °，為此進行了伺服工作試驗。根據伺服轉臺的實際應用環境，由上位機發出位置控制。根據編碼器實際返回值來確認當前位置，測試位置伺服誤差數據，見表1。伺服誤差均值大致為0，誤差在以±0.002 °內。達到了精度±0.002 °的要求。

4 結 語

本控制系統采用位置式高精度角度編碼器作為轉臺位移檢測工具，采用了位置和速度雙閉環PID控制系統。實驗結果表明，該系統硬件電路設計滿足控制要求，伺服精度在度范圍內。滿足大氣偏振觀測系統的伺服精度測量要求。

參考文獻：

[1] 馬杰.小型直流電機控制電路設計[M].北京：科學出版社，2012.

[2] 符曉，朱洪順. TMS320F2833XDSP應用開發與實踐[M].北京：航空航 天大學出版社，2013.

[3] DRV84x2 Dual Full-Bridge PWM Motor Driver[R].Texas Instrument

s，2015.

[4] DRV8837 LOW-VOLTAGE H-BRIDGE IC [R]. Texas Instruments，